Устройство для контроля логического блока

/ жения сбоев в работе механизм перфоленты. Цель достигается элемента 13 задержки, элементов 14, триггера 15, которые позвол сировать формирователь 7 этал налов и осуществлять дополните нение для обнаружения сбоев протяжки. В случае обнаружени тяжки осуществляется автомати пуск устройства, благодаря чему ся останов и повышается быст контроля. 1 з. п. ф-лы, 1 ил.(53) 681.3 (088.8) г)Я Л матике, ь изобер ности обнаруМай ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) УСТРОЙСТВО ДЛЯ КОНТРОГИЧЕСКОГО БЛОКА(57) Изобретение относится к автвычислительной технике и связи. Церетения состоит в повышении достоконтроля и быстродействия за счет протяжки введением И 12, ИЛИ яют реверонных сигльное сравмеханизма я сбоя проческий за- исключает- родействне5 10 15 20 Изобретение относится к автоматике, вычислительной технике и связи.Цель изобретения - повышение достоверности контроля и быстродействия,На чертеже представлена схема устройства.Устройство содержит блок 1 управления, генератор 2 импульсов, элемент И 3, формирователь 4 импульса, элемент 5 задержки, контролируемый блок 6, формирователь 7 эталонных сигналов, блок 8 регистрации ошибок, схему 9 сравнения, элемент 10 запрета, триггер 1 отсутствия ошибки, элемент И 12, элемент 13 задержки, элемент ИЛИ 14, триггер 15 ошибки.Устройство работает следующим образом.К входам и выходам устройства подключается контролируемый блок (трансмиттер) 6, в который заправлена перфолента с перфорацией, информация которой идентична информации, выдаваемой формирователем 7 эталонных сигналов.Импульсы с генератора 2 через открытый элемент И 3 поступают на вход элемента 10 запрета, в котором осуществляется опрос результатов сравнения сигналов с блока 6 и формирователя 7 эталонных сигналов. После окончания опроса через элемент 5 задержки запускаются формирователь 4 импульса, обеспечивающий переход блока 6 на чтение следующей строки перфоленты, и формирователь 7 эталонных сигналов, переходящий в следующее состояние.Если блок 6 исправен, результат сравнения в схеме 9 положительный. При этом элемент 10 запрета закрыт, триггер 11 в исходном состоянии, сигнал с его выхода поддерживает открытое состояние элемента И 3, разрешая прохождение очередных импульсов запуска. Если сигналы с блока 6 отличаются от сигналов с формирователя 7, результат сравнения в схеме 9 отрицательный, элемент 10 запрета открывается и пропускает импульс опроса, который запускает триггер 11, после чего происходит обнаружение сбоя механизма протяжки.Сбой механизма протяжки приводит к тому, что в узле считывания блока 6 остается предыдущая строка перфоленты, в то время как формирователь 7 переходит в следующее состояние. Поэтому для обнаружения сбоя протяжки необходимо вернуть формирователь 7 в предыдущее состояние и произвести дог:олнительное сравнение сигналов с контролируемого блока 6 и формирователя эталонных сигналов, которое в случае сбоя протяжки должно дать положительный результат,Сигнал ошибки с выхода элемента 10 загрета поступает на реверсирующий вход формирователя 7, который при этом возвращается в предыдущее состояние (формирователь 7 может быть выполнен, например,25 30 35 40 45 50 55 на основе счетчика, работающего в режиме сложения и вычитания).Кроме того, сигнал ошибки через элемент 13 задержки (на время реверса формирователя 7) поступает на вход элемента И 12, в котором осуществляется опрос результата дополнительного сравнения с предыдущим состоянием формирователя 7,Если результат дополнительного сравнения положительный (имеет место сбой протяжки), импульс опроса с выхода элемента 13 задержки через открытый элемент И 12 запускает триггер 15, регистрирующий сбой протяжки, и через элемент ИЛИ 14 сбрасывает триггер 11, который открывает элемент И 3, разрешая дальнейший контроль трансмиттера - блока 6,Если результат дополнительного сравнения отрицательный, импульс опроса через закрытый элемент И 12 не проходит, триггер 15 остается в исходном состоянии, триггер 11 не сбрасывается, удерживая в закрытом состоянии элемент И 3, запрещая проверку трансмиттера до устранения причин ошибки считывания. формула изобретения1. Устройство для контроля логического блока, содержащее блок управления, формирователь эталонных сигналов и блок регистрации ошибок, причем первый выход блока управления является выходом устройства для подключения к синхровходу контролируемого блока, а второй и третий выходы подключены соответственно к входу формирователя эталонных сигналов и разрешающему входу блока регистрации ошибок, первая группа информационных входов которого является группой входов устройства для подключения к выходам контролируемого блока, а вторая группа информационных входов соединена с группой входоВ формирователя эталонных сигналов, выход отсутствия ошибки блока регистрации ошибок соединен с разрешающим входом блока уп. равления, отличающееся тем, что, с целью повышения достоверности контроля и быстродействия, оно содержит элемент И, элемент ИЛИ, элемент задержки и триггер ошибки, а блок регистрации ошибок содержит схему сравнения, элемент запрета и триггер отсутствия ошибки, причем первая и вторая группы входов схемы сравнения образуют первую и вторую группы информационных входов блока регистрации ошибок, разрешающий вход и выход отсутствия ошибки которого подключены соответствен. но к первому входу элемента запрета и нулевому выходу триггера отсутствия ошибки, выход схемы сравнения соединен с вторым входом элемента запрета и первым входом элемента И, второй вход которого соединен с выходом элемента задержки, а выход со. единен с первым входом элемента ИЛИ и единичным входом триггера ошибки, нулевой.Редактор Н.Лазаренко Техред И. Верес Корректор Л. ЛатайЗаказ 914/48 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно. полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вход которого и второй вход элемента ИЛИ объединены и являются входом сброса устройства, выход элемента запрета соединен с единичным входом триггера отсутствия ошибки, входом элемента задержки и входом возврата формирователя эталонных сигналов, выход элемента ИЛИ соединен с входом сброса триггера отсутствия ошибки.2. Устройство по п. 1, отличающееся тем, что блок управления содержит генераторс импульсов, элемент И, элемент задержки и формирователь импульса, причем выход генератора импульсов соединен с первым входом элемента И, второй вход которого 5 является разрешающим входом блока, а выход - третьим выходом блока, и через элемент задержки соединен с входом формирователя импульса, выход которого и выход элемента задержки являются соответственно первым и вторым выходами блока.