Устройство для контроля парафазных логических блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК Г 11/пЯРД,1 АНИ ТОРСКОМ ИДЕТЕЛ ЬСТВУ нститут ,М.КриП зом. На подают лов, со информинформаци ся комбин тветствую онные входь ции парафащие некоторо чном включе устроиства ных сигнай полезной нии блока 1 и,Воб 1 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) 21) 4727023/24 22) 04.08.89 46) 30.08.93. Бюл. М 32 71) Научно-исследовательский очной технологии 72) А.И,Моторин, В.В.Теленков иошапко 56) Авторское свидетельство С СС 974375, кл. 6 06 Р 15/46, 1982,Авторское свидетельство ССС Ф 1716517, кл. 6 06 Р 11/00, 1989, 54) УСТРОЙСТВО ДЛЯ КОНТРОЛАЗНЫХ ЛОГИЧЕСКИХ БЛОКОВ Изобретение относится к вычислительой технике, более конкретно к устройстам для регистрации неисправностей и тказов логических схем и наиболее эффекивно для внутрисхемного контроля парафазных БИС,Целью изобретения является расшире)ие области применения.Функциональная схема устройства редставлена на фиг.1; на фиг,2 - схема узла ормирования сигнала "неэквивалентость"; на фиг.3 - схема узла формирования игнала "эквивалентность".Устройство содержит 1 - проверяемый лок, 2 - блок элементов ИЛИ - НЕ, 3 - узел ормирования сигнала "неэквивалентность", 4 - узел формирования сигнала "экивалентность", 5 - элемент И, 6 - первый Я-триггер, 7 - элемент ИЛ И - Н Е. 8 - второй 15-триггер, 9 - элемент ИЛИ,Узел формирования сигнала "неэквиваентность" 3 представляет собой набор эле 1837290 А 1(57) Изобретение относится к вычислительной технике, более конкретно к устройствам для регистрации неисправностей и отказов логических схем, и наиболее эффективно применимо для внутрисхемного контроля парафазных БИС. Цель изобретения - расширение области применения. Устройство содержит два триггера, элемент И, элемент ИЛИ - НЕ, элемент ИЛИ, узлы формирования сигналов "Эквивалентность" и "Неэквивалентность", блок элементов ИЛИ-НЕ. Устройство позволяет расширить область применения за счет внутрисхемной регистрации неисправностей и отказов БИС при их функционировании. 3 ил,ментов "неэквивалентность" и многовходовую схему И. Входы элементов "неэквивалентность" образуют многоканальную входную шину Х 1, Х 1, а выходы соединены с входами многовходовой схемы И. Выход схемы И является выходом указанного узла.Узел формирования сигнала "эквивалентность" 4 представляет собой набор элементов "неэквивалентность" и многовходовую схему И - НЕ. Входы элементов "неэквивалентность" образуют многоканальную входную шину У 1, Ф 1, а выходы соединены с входами многовходовой схемы И - НЕ, Выход схемы И - НЕ является выходом укаэанного узла.Устройство работает следующим обра 1837290в некоторое устройство потребовалось бы между двумя входными парафазными кодами подавать нерабочий код, соответствующий фазе "гашения" - формированию исходного состояния контролируемого блока 1. Последнее обстоятельство требует соответствующего функционального и временного соотношения между блоками 1, включенными в некоторый законченный вычислительный комплекс, Предлагаемое техническое решение позволяет исключить как указанное требование по функциональному поведению в системе асинхронных блоков (1), так и решить задачу самоконтроля блока 1 в любой последовательности входных рабочих комбинаций. поскольку последние, поступающие на информационные входы блока элементов ИЛИ - НЕ 2, не разделены синфазными комбинациями "гашения",На вход установки В подается уровень логической единицы, который устанавливает выходы О элементов памяти 6 и 8 в состояние логического "0" и через элемент ИЛИ 9 поступает на блок элементов ИЛИ - НЕ 2, формируя таким образом на его выходах синфазные сигналы ("О") - это фактически комбинация "гашения", поступающая на проверяемый блок 1. При этом непосредственно на информационных входах Х 1, Х 1 может быть сформирована первая рабочая (парафазмая) комбинация, Далее сигнал на входе В переключается из состояния логической "1" в состояние логического "0" - на выходе элемента ИЛИ 9 формируется также сигнал логического "0". Таким образом, через блок 2.элементов ИЛИ-НЕ проходят парафазные информационные сигналы первой рабочей комбинации,которые на выходе узла 3 формируют сигнал логической "1", при этом на выходе узла 4 сформирован сигнал логической "1", поскольку еще проверяемый блок 1 не отреагировал на первую парафазную рабочую комбинацию. Две логические "1" на входе элемента И 5 формируют на его выходе уровень лог,"1", который устанавливает первый элемент памяти 6 (вывод 0) в состояние "1", При этом условием для формирования сигнала логическая "1" на выходе элемента 6 является 1 зд 1 = =тздз+ 1 зд 4+ Ьездб, где Сзд 1 - время задержки проверяемого блока 1; тздз, 1 зд 4 Время задержки в блоках 3 и 4 соответственно, а Ьда - время, необходимое для установки элемента памяти 6 в состояние лог,"1". Проверяемый блок 1(при условии, что на этом наборе он отрабатывает парафазный входной код) формирует парафазный код на выходах - У 1, У 1, при этом формируется логический уровень "0" на выходе элементаИ 5. Поскольку вывод 0 элемента В находится в состоянии логического "0" - на выходе элемента ИЛИ - НЕ 7 формируется логическая "1", устанавливающая второй элемент памяти 8 (вывод 0) в состояние логической "1", при этом первый элемент памяти(вывод 0) устанавливается в состояние логического "0", а элемент ИЛ И 9 в состояние логической "1", после чего повторяется весь цикл снача 10 ла, При этом на выходе второго элемента памяти - 8 сигнал ГИ - формируется меандр (при условии правильной работоспособности проверяемого блока 1), При неправильном срабатывании проверяемого блока 1 15 на выходе ГИ формируется постоянный сигнал - "0" или "1",Формула изобретения устройство для контроля парафазных логических блоков, содержащее элемент И, элемент ИЛИ, два триггера, узел формирования сигнала "неэквивалентность", узел формирования сигнала "Эквивалентность", причем группа информационных выходов устройства для подключения к группе выходов контролируемого блока соединена с 20 25 динен с инверсным выходом первого триггера, выход элемента ИЛИ - НЕ соединен сединичным входом второго триггера, выход которого является контрольным вы ходом устройства и соединен с первымвходом элемента ИЛИ, второй вход которого соединен с первыыи входами начальной установки триггеров и входом начальной установки устройства, выход уз ла формирования сигнала "Эквивалентность" соединен с вторыми входами начальной установки триггеров, выход элемента ИЛИ соединен с входом блока элементов ИЛИ-НЕ. группой входов узла формирования сигнала "Эквивалентность", выход которого соеди- нен с первым входом элемента И, второй 30 вход которого соединен с выходом узла формирования сигнала "Неэквивалентность", выход элемента И соединен с единичным входом первого триггера, о т л и ч а ю щ е ес я тем, что. с целью расширения области 35 применения, устройство содержит элементИЛИ - НЕ, блок элементов ИЛИ - НЕ, причем группа информационных входов устройства соединена с группой входов блока элементов ИЛИ - НЕ, группа выходов которого сое динена с группой входов устройства дляподключения к группе входов контролируемого блока и группой входов узла формирования сигнала "Неэквивалентность", выход элемента И соединен с первым входом эле мента ИЛИ - НЕ, второй вход которого сое 18372901837290 оставитель В. Теле ехред М,Моргентал Редактор рректор О, Гус Производственно-издательский комбинат "Патент город, ул,Гагарина, 10 каз 2866 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб 4/5