Устройство для вычисления логических производных многозначных данных

СОВХОЗ СОВЕ ТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУВДИК(1 1)1)5 С 06 Р 7/04 ВЕННОЕ ПАТЕНТНО О СССР Т СССР) ИСА Е ИЗОБР ЕНИЯ АВТОРСКО СВИДЕТЕЛ ЬС 51)УСТРОЙСТВОГ ЧЕСКИХ ПРОИЗН ГХ ДАННЫХ(5 ) Изобретениеч слительной технз вано для аппс стемах синтеза и ДЛ 80 ЫЧИСЛЕНИЯ ЛОЫХ МНОГОЗНАЧтся к области выможет быть испольой поддержки в за цифровых автонос ииратн нал ка од ч ус) Авторское1277089, кл.Авторское4748448, кл. юл. ЬЬ 32адиотехнический институтоненко, В.П.Шмеркосвидетельство СССР6 06 Р 7/О 4, 1986,свидетельство СССР6 06 Р 7/04, 1989,Изобретение относится к области выслительной техники и может быть испольвано для синтеза и анализа цифровых томатов, диагностики цифровых устйств, сжатия данных, управления робота-манипуляторами, синтеза топологии льших и сверхбольших интегральных ем.Цеью изобретения является расширее класса решаемых задач за счет выполния операций разложения логических нкций в ряд Тейлора.Указанная цель достигается тем, что в ройство, содержащее первый блок упвления, первый блок памяти и первый ерационный блок, содержащий два комтатора и сумматор по модулю 1, первый ок памяти содержит два реисра, причем остики цифровых устройств, х, управления роботами-мани- синтеза топологии больших и х интегральных схем. Цель - расширение класса решаеа счет выполнения операций огических функций в ряд тейстигается тем, что в устройстее первые блок управления, й блок и первый блок памяти, ационный блок содержит пертор и второй коммутатор, доо введены К - 1 блоков Коперационных блоков и К- яти (К - значность данных, цетельное число), каждый из ржит четыре регистра. 1 з,п,матов, диагн сжатия даннь пуляторами, сверхбольши изобретения мых задач 3 разложения л лора. Цель до во, содержащ операционнь причем опер вый коммута полнительн управления, 1 блоков пам лое положи которых соде ф-лы, 4 ил,вход пус первого блока управления соеди- ф нен с вх ом пуска устройства и с первым СО выходом первого блока управления, второй(Д выход которого соединен с входом разрешения записи второго регистра, а третий выход первого блока управления соединен с вхо-.дом разрешения записи первого регистра, четвертый выход первого блока управления соединен с управляющим входом первого коммутатора, первый выход которого соеди- (,Рф нен с первым входом сумматора по модулюа 1, первый информационный вход устройства соединен с первым информационным входом второго коммутатора, второй информационный вход которого соединен с выходом второго регистра, введены (-1) однотипных блоков памяти, (к) однотипных блоков управления и (1-У 1) однотипных-Ф фР .8 д-с юг 4 Составитель В.АнтоненкоРедактор Н.Коляда Техред М.Моргентал Корректор А.Козориу Производственно-издательский комбинат ".Патент". г, Ужгород, ул.Гагарина, 1 2865 Тираж ПодписноеИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., 4/5операционных блоков, причем )-й блок памяти (где ) - 1К) дополнительно содержит первый и второй узлы регистров, )-й операционный блок дополнительно содержит умножитель по модулю К, выход которого соединен со вторым входом сумматора по модулю к )-го операционного блока, выход которого соединен с информационным входом первого узла регистра )-го блока памяти,вход разрешения записи которого подключен к третьему выходу )-го блока управления, а выход первого узла. регистров соединен с информационным входом первого регистра )-го блока памяти, выход пер. вого регистра )-го блока памяти соединен синформационньм входом первого коммутатора )-го операционного блока, второй выход которого соединен с )-м выходом результата устройства, выход первого узла регистров )-го блока памяти соединен с информационным входом второго регистра )- го блока памяти, причем вход разрешения записи второго узла регистров подключен ко второму выходу )-го блока управления, а информационный вход второго узла регистров подключен к выходу второго коммутатора)-го операционного блока, выход второго регистра )-го блока памяти соединен с первым информационным входом умножителя по модулю К)-го операционного блока, второй информационный вход которого соединен с вторым информационным входом устройства, управляющий вход которого соединен с управляющими входами вторыхкоммутаторов всех операционных блоков, первый выход первого блока управления соединен с входами пуска блоков управления со второго по К-й, причем )-й блок управления содержит генератор импульсов, три элемента ИЛИ, два счетчика, два дешифратора и триггер, причем вход пуска блока управления соединен с входом запуска генератора,с первыми входами первого, второго и третьего элементов ИЛИ и с первым выходом блока, второй выход которого соединен с выходом второго элемента ИЛИ и с вторым входом первого элемента ИЛИ, выход которого соединен с входом установки в нуль первого счетчика, выходы которого соединены с входами первого дешифратора, выход которого соединен с вторым входом второго элемента ИЛИ, выход генератора импульсов соединен со счетными входами первого и второго счетчиков и четвертымвыходом блока управления, третий выходкоторого соединен с выходом триггера, информационньй вход которого соединен с первьм выходом второго дешифратора, второй выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого35 40 Х(О) Х 1 Х 2 Х =Х 0 00 О О1 0 02 1 - 1 1 - 1 К - 1 причем х(ч -О; а.1), е - О,.1. Тем самым определяются позиции элементов вектора Х, значения которых есть значения т(Х) на упорядоченных в лексикографическом порядке наборах переменных.Обобщая результаты работы БохманнаД., Постхофа Х мдвоичные динамические системы". - М.: Знергоатомиздат, 1986, логическую производную многозначной функции алгебры логики по 1-й переменной определим каклогическую производную по 3-й переменной хь с о-кратным циклическим отрицанием в виде 4550 55 а(ХРах,= Х . р р=о 1(х 1 хь,хп) (пзос),соединен с входами установки в нуль триггера и второго счетчика, выходы которого соединены с входами второго дешифратора.Суть предлагаемого подхода заключа ется в оперативном логическом анализемногозначных данных, представленных в виде многозначных данных, представленных в виде многозначных функций алгебры логики, основанном на матричных матема тических моделях, имеющих прямое отображение в структуру вычислительного устройства, функционирующего на принципах конвейеризации и параллелизма,В основу данного изобретения положе-15 ны следующие математические модели работы компонентов устройства и их взаимодействия в процессе функционирования.Многозначные данные могут быть опи саны с помощью аппарата многозначныхфункций алгебры-логики, Так, одноименый массив многозначных данных, который однозначно аналитически записывается в виде многозначной функции алгебры логики 25 фс 1х,) - 1(Х) представляется (возможнопутем доопределения до требуемой размерности к"), где М и и - соответственно число переменных и значность логической функции, целые положительные числа) вектором ЗО Я. Формально соответствие между вектором многозначных данных и многозначной функцией алгебры логики 1(Х) покажем следующим образом(2) 15 11 с Вк -1 к(аос 1 1,) ое х при ц ФО соответствует циклическому трицанию переменной х с 1 раз, а при ц = 0 - х 1; функция циклического отрицания опеделяется в виде х =- х+1 (гпос 1 К), а ее табица истинности приведена в таблице. 5 Х 0 1 2 31-2 1-1 1 2 3 4К 1 0 10 -0,р - (К-ц,р)-й элемент матрицы 1 размер- ости Е х М. Матрица 1 определяется иэ атричного уравнения е 1 - единичная матрица размерности К хТаким образом вычисление логической) роизводной по 1-й переменной х с ц-кратым циклическим отрицанием сводится к 25 ложению по модулю М значений многозначой функции алгебры логики 1(Х) на наборахк-л л 1,.хь,хп, х 1ххп, х 1 х 1хп с учетом оответствующей нормировки. Приведен 30 ные наборы отличаются только значением еременной хь значения остальных переенных совпадают.Логическая производная д 1(Х)/ 3 по 1 й переменной х с ц-кратным циклическим 35 трицанием однозначно задается своим ектором значений д Й/д , вычисление коорого осуществляется с помощью матричного соотношения видаф 40 д Х/д ху = Ок"Х (воб 1 с), (4)д де ОР- матрица размерности 1" х к",ормируется по правилу 45 1 - 1ай= -( 1 8 Р- -", 1 к"- единичные матрицы размерости М х 1 д и к"х к" ; Зк 1 Р -+) - матрица -ичного сдвига вправо размерности 1 х к,Выражения (4) и (5) являются математиескими моделями функционирования заявяемого объекта.Из приведенных математических модеей следует; 1. Возможность организации регулярного и однородного вычислительного процесса для формирования численныхпризнаков изменения значений многозначных данных,2, Возможность наилучшего отображения этого процесса в структуру вычислительных средств, функционирующих попринципам конвейеризации и параллелизма, что развивается и показывается в настоящем предполагаемом изобретении.Следовательно, предлагаемое устройство обеспечивает оперативную обработкумногозначных данных, что позволяет решать перечисленные выше прикладные задачи, для чего известные техническиерешения не пригодны или нетехнологичныв изготовлении.Тем самым, обосновывается важностьрешаемой в данном предполагаемом изобретении задачи.На фиг,1 показана структурная схемаустройства; на фиг.2 - структурная схема/-го блока управления, на фиг,З - временнаядиаграмма функционирования блока управления; на фиг.4 - структурная схема первогоблока регистров.Устройство для вычисления логическихпроизводных многозначных данных (фиг,1)содержит к блоков управления 1/, К блоковпамяти 2/, и К операционных блоков 31 0 = 1, Ц,причем шестой выход /-го операционногоблока 31 является /-м выходом устройства,входы со второго по четвертый которого являются соответственно входами 371, 381 и361 первого операционного блока 31, а первый вход устройства является входом первого блока управления 11, причем первыйвход з-го блока управления 1 (з = 2, к) подключен к первому выходу (з)-го блока управления 1 Б, а выходы со второго почетвертый /-го блока управления 1/ соедине-ны со входами 251, 241 и 231/-го блока памяти2, выходы 261, 27/ и 291 которого соединенысоответственно со входами 311, 321 и 341 /-гооперационного блока 31, причем выходы 311и 351 /-го операционного блока 31 соединенысоответственно со входами 281 и 301 /-гоблока памяти 21, а входы 36, 37 и 38 3-гооперационного блока 38 подключены к выходам 39-1,40 зи 41,.1 (3-1)-го операционного блока 38-1,Блок управления 1/ предназначен длясинхронизации работы компонентов устройства.Блок памяти 21 предназначен для хранения исходных данных (элементов матрицыОфи результатов промежуточных вычислений.Операционный блок 31 предназначендля вычисленр к" элементов вектора значений д Фд Ъ логической производной по1-й переменной х с о-кратным циклическимотрицанием.Блок управления 1 имеет особенностисхемотехнических решений и функционирования.Блок управления 11 (фиг.2) содержитпервый элемент ИЛИ 41, второй элементИЛИ 5, третий элемент ИЛИ 61, генераторимпульсов 7, первый счетчик 81, второйсчетчик 9, первь 1 й дешифратор 10, второйдешифратор 111 и триггер 12, первыйвход которого подключен к (к" )-му вы ходу второго дешифратора 111, причемвходы с первого по 3-й второго дешифратора 111 (з о 92 (5" + к" + 1)(, где (наименьшее целое больше или равное )подключены к соответствующим выходамвторого счетчика 91, а(Ь+ к"1+1)-й выходвторого дешифратора 111 соединен со вторым входом третьего элемента ИЛИ 6, выход которого соединен со вторыми входами(входами сброса) второго счетчика 91 и триггера 121, причем выход триггера 12 являетсячетвертым выходом блока управления 1,вход которого (вход пуска) является первымвыходом блока управления 1, первыми входами первого элемента ИЛИ 41, второго элемента ИЛИ 51 и третьего элемента ИЛИ 6, атакже входом генератора импульсов 7 (входом пуска), выход которого является третьим выходом блока управления 1 и соединенс первыми входами (входами счета) второгосчетчика 91 и первого счетчика 81, причемвторой вход(вход установки в нуль) первогосчетчика 8 подключен к выходу первогоэлемента ИЛИ 41, а выходы с первого по е-й(гп 1 о 92 (к + 1 первого счетчика 8 соединены с соответствующими входами первого дешифратора 10, (к" 1 + 1)-й выходкоторого соединен со вторым входом второго элемента ИЛИ 5, причем выход второгоэлемента ИЛИ 51 соединен со вторым входом первого элемента ИЛИ 41 и являетсявторым выходом блока управления 11.Первый элемент ИЛИ 4, второй элементИЛИ 5 и третий элемент ИЛИ 6 предназначены для логической обработки сигналов,поступающих на их входы, путем выполнения операций дизьюнкции,Генератора импульсов 7 предназначен для формирования сигналов (прямоугольных импульсов) с постоянным г 1 ериодом следования, равным одному такту работы устройства. Пуск/останов генератора импульсов 7 осуществляется внешним сигнэ 50 выходе генератора импульсов 7 формируется последовательность прямоугольных импульсов (фиг,З), которые поступают на первые входы (входы счета) первого счетчика 8;, второго счетчика 91 и третий выход блока управления 1.В момент времени Ь" ", когда на выходах первого счетчика 81 формируется двоичный эквивалент числа кп 1, на(1" +1)-мвыходе первого дешифраторэ 10 формирулом, подаваемым на вход пуска/остановагенератора импульсов 71.Первый счетчик ф с коэффициентом счета 2 п(т,1 о 92 (к" + 1)Ц и второй счетчик5 91 с коэффициентом счета 2 -1 (33 о 92 (к ++ М + 1)Ц предназначены для подсчетап.н.1числа тактов работы блока управления.Сброс счетчиков в начальное (нулевое) состояние осуществляется по переднему10 фронту сигнала на вторых (управляющих)входах первого счетчика 81 и второго счетчика 9.Первый дешифратор 101 предназначендля формирования сигналов управления15 блоком памяти 2 и сигнала установки в нульпервого счетчика 8).Второй дешифратор 111 предназначендля формирования сигналов управлениятриггером 121 и сигнала установки в нуль20 второго счетчика 91,Триггер 121 - триггер О-типа - предназначен для формирования сигналов управления операционным блоком 31, Установкатриггера 12 в начальное (нулевое) состоя 25 ние осуществляется по переднему фронтусигнала на его втором входе. Установкатриггера 121 в состояние, соответствующеевысокому логическому уровню напряженияна вь 1 ходе триггера 121, осуществляется по30 переднему фронту сигнала на его первомвходе,Блок управления 11 в совокупности рассматриваемых компонентов работает следующим образом.35 Временная диаграмма функционирования блока управления 11 показана на фиг.З.Сигнал пуска со входа блока управления11 передается на первые входы первого элемента ИЛИ 41, второго элемента ИЛИ 51 и40 третьего элемента ИЛИ 61, В результате этого осуществляется установка триггера 121 внулевое состояние, а также сброс первогосчетчика 8 и второго счетчика 9 в состояние000, Кроме того, сигнал пуска передается45 со входа блока управления 1 на первыйвыход блока управления 11 и вход пуска/остэнова генератора импульсов 7, что обуславливает запуск генератора импульсов 71.Начиная с момента времени то на1 в т 1 У н д в в д В е н т г в в ч Сч а ки н м тр и пр по ра ну ро тся высокий логический уровень напряже- Блок питания 21 имеет особенности схеия, который поступает на второй вход вто- матехнических Решений и Функцианираваого элемента ИЛИ 51. В результате этого на ния,ыходе второго элемента ИЛИ 51 формиру- Блок памяти 21 (фиг,1) содержит первыйтся высокий логический уровень напряже регистр 131, второй регистр 141, первый узелия, который передается на второй выход регистров 151 и второй узел регистров 16,1лака управления 11(фиг.3) и на второй вход второй (информационный) вход которогоервого элемента ИЛИ 41. С выхода первого является инФормационным входом 301 блолемента ИЛИ 41 высокий логический уро- ка памяти 21, причем вход управления 231ень напряжения передается на второй "0 блока памяти 21 является первыми входамихад(вход установки в нуль) первого счетчи- (вхадами разрешения записи) второго узлаа 81, в результате чего счетчик 81 переклю- регистров 161 и второго регистра 141, второйается в состояние 00,0, (информационный) вход которого подклюОписанный цикл работы блокауправле- чен к выходу узла Регистров 161, а выходия 11 повторяется через каждые К"+ 1 15 второго Регистра 141 является информациктов. анныл выходом 291 блока памяти 21, входВ момент времени Ь , когда наи+1 управления 241 которого является первымиыходах второго счетчика 91 формируется входами(входами разрешения записи) первоичный эквивалент числа+ 1. на вага Регистра 131 и узла регистра 151, причем+ 1)-м выходе второго дешифратара 20 второй (информационный) вход узла регист 11 формируется высокий логический уро- Ров 151 является информационным входомнь напряжения, по переднему фронту ко блока памяти 21, вход 231 которогорого происходит переключение триггера подключен к его выходу 261, а выход узла) в состояние, соответствующее высокому РегистРа 151 соединен со вторым информаовню напряжения (логической единице) ционным входом первого регистра 131, вы 25выходе триггера 121, В момент времени ход котоРого является информационнымп - 1 + 1 + 1 на (1 с" + + 1)-м выходе второго выходам 271 блока памяти 21,шифратора 111 формируется низкий ура-Регистр "1 предназначен длянь напряжения (логический нуль), аднак ранения Результатов промежуточных вывыходе триггера 121 сохраняется высокий сь данны, поступающих на30 числений, Запись анны, иинфоРмационныи вход п уваго РегистРа 131т)а существляется па переднему фронту сигнала на его входе управления,В момент времени т (п 1 = 1,и+ и+1) Второй Регистр 141 предназначен для1 ходах второго счетчика 91 формируется хранения исходныхданных(элементов матоичныи эквивалент кисла к" + еп " + 1, Римы дк" (1, запись данных, поступающихрезультате этого на (М + 1 + 1) м на информационный вход второго регистраии+1ходе второго дешифратора 111 Формиру осуществляется по переднему франтуся высокий логический уровень напряже сигнала на его управляющем входе,я, которое поступает на второй вход . Узел регистров 151 предназначен дляетьегоэлемента ИЛИ 61, С выхода третье- хРанения результатов промекуточных выэлемента ИЛИ 61 высокий логический уро- числений. Запись данных, поступаащих нань напряжения передается на вторые инфарцакэуонный вход первого блокаоды (входы установки в нуль) второго счет Рисров 15; осуществляется по переднемука 91 и триггера 12;. В связи с этим второй ФРонту сигнала на его входе управления,.тчик 91 переключается в состояние 000, Узел регистров 161 предназначен дляа выходе триггера 121 формируется низ- Раненияисходных данных (элементовлогический уровень напряжения(фиг.3). матрицы Ои (, Запись данных поступающих на информационный вход узла регисти Описанный цикл работы блока управле- ров 16 осущесров 1,осуществляется по переднему11 повторяется К - 1 раз, начиная с фронту сйгнал"ранту сйгнала на его управляющем входе.мента времени тиу 1. В момент времени узелзел регистров 151 имеет особенностиР = к + к) на вход блока управления 11 схематехническихнических решений и Функционироается сигнал останова, являющийся 55 вания,знаком конца рабаты блока управления. Узе р 15 (,4)зел регистров 15; (фиг,4) содержит к"которому осуществляется оса гене элементов задер 1в задержки, (з = 1, к ) и 1ора импульсов 7;, а также установка в регистра 18 (: 1, Е ),евое состоЯние пеРвого счетчика 81, вто- (инфт,ар арегистров р: 1, Е, причем второйо счетчика 91 и триггера 12 ьинформационный) вход пе ваго,агистявляется вторым вхадогл узла Регистров 1"а выход к" -го регистра 18 Рявляется выходом узла регистров 154 первый вход которого (вход разрешения записи) является входом к"-го элемента задержки 17 к" , причем вььход гп-го элемента задержки 17 п) (ьть - 2, к" ) соединен со входом (ьть)-го элемента задержки 17 п)-1, и первым входом (входом разрешения записи) ьп-го регистра 18)ь), второй.(информационный) вход которого подключен к выходу (ьп)-го регистра 18 д, причем первый вход (вход разрешения записи) первого регистра 181 подкльочен к выходу первого элемента задержки 171,Злемеььт задержки 17 з (3 -1, к") предььазнэчен для задержки сигььала, поступающего на его вход на время Ь 4, причемл - ьЬт тзЬгде тз - длителеггсста сигнала записи).Регистр Г сл Гр - т,М" ) предназначен дал временьього хранения информации, которая записывается с его второго входа по переднему фронту сигнала записи, поступающе- ГО На ПЕРВЬгй ВХОД,Узел регистров 15 ь в совокупности рассматриваемых компонентов работает следующим образом.При поступлении на первый(управляющий) вход узла регистров 15 ь сигнала записи, по его переднему фронту, через время Лхъ происходит запись содержимого (4 п - 1)-го регистра 18 и"- 1 в 3 с"-й регистр 18 кР , Через время 2 Ьт сигнал записи поступает на первый вход (к"- 1)-го регистра 18 к" " - 1. В результате этого происходит за пи сь содержимого (к"- 2)- го регистра 18"-2 в (к - 1)-й регистр 184 1 - 1 Таким образом, содержимое (п 1-1)-го регистра 18 ьв записььвается в ьп-й регистр 18 П) (гп - 2, К ), причем в первый регистр 181 записываются исходные данные, поступающие на второй (информационный) вход регистра 15 ь.Структурная организация компонент и правила функционирования узла регистров 16 ь аналогичны структурной органиэации компонент и.правилам функционирования узла регистров 15 ь, за исключениеьл того, что в состав второго блока регистров 16) входит К элементов задержки ис регистров.Блок памяти 2 в совокупности рассматриваемых компонентов работает следующим образом. Предварительно в узел регистров 16) записььваьотя исходные данные (элементыматрицы Ьк" ), поступающие на информаи (фционный вход 30 ь блока памяти 2), причем вр-й регистр (р =Т;%) узла 16 ь записывается(О)к", (р)кл )-1 элемент матрицьь бк ЙНачинал с момента времени то, на управляющие входы 25 ь и 25 ь блока памяти 2 ьпоступаьот сигналы записи, которые передаются на первые (управляющие) входы первого регистра 13 ь, первого узла регистров15), второго регистра 14) и второго узла регистров 16). Исходные данные, поступаю 15 щие на информационные входы 28 ь и 30 ьблока памяти 2 ь, записываются соответственно в первые узел регистров 15 ь и второйузел регистров 16), с выходов которых поступают соответственно на вторые (информационные) входы первого регистра 131 ивторого регистра 14 ь, С выходов первого регистра 13 ь и второго регистра 14 данныепостугьаьот соответственно на информационные выходы 27 и 29 ь блока памяти 2 ь,обеспечивая тем самым циркуляцию данных через блок памяти 2.Операционнььй блок 3 имеет особенности схемотехнических решений и функционирования,30 Операционный блок 3) (фиг.1) содержитпервый коммутатор 19 ь, второй коммутатор20 ь, сумматор по модул)о 1 с 21 и умножительпо модулю 1 с 22, второй (информационный)вход которого является информационным35 входом 361 и информационным выходом 39 ьопе рацион ного блока 3, а первый (и нформационный) вход умножителя по модулю К 22 ьявляется информационным входом 34) операционного блока 3; и подкльочен ко второ 40 му (иььформдциоььному) входу второгокоммутатора 204 причем первые (управляющий) вход второго коммутатора 20 ь являетсяуправляьощим входом 32 ь и управляющимвыходом 40 операционного блока 3), а тре 45 тий (информационный) вход второго коммутатора 20 ь является информационнымвходом 38) и информационным выходом 41 ьоперационного блока 3, вход управления31 ь которого лвляется первым (управляьо 50 щий) входом первого коммутатора 19 ь, причем второй (информационный) выходпервого коммутатора 19) является информационным выходом 42 операционного блока3, информационный вход 32) которого явля 55 ется вторым (информационным) входомпервого коммутатора 194 а первый (информационньгй) выход первого коммутатора 19 ьсоединен с первым (информационным) входом сумматора по модулю К 21, причем второй (инфоомационный) вход сумматора пом дулю к 21 подключен к выходу умножителя по модулю К 221, а выход сумматора по м дулю М 211 является информационным выхо ом 321 операционного блока 31, информац онный выход 351 которого является в ходом второго коммутатора 201,Первый коммутатор 191 (демультиплекс(р) предназначен для передачи данных со второго входа на первый выход(при низком л гическом,уровне напряжения на первом у раоляющем входе первого коммутатора 1 ). При высоком логическом уровне нап яжения на первом (управляющем) входе и рвого коммутатора 19 информация перед ется со второго входа первого коммутатор 19 на его второй выход.Второй коммутатор 20 (мультиплексор) п едназначен для передачи данных со втор го входа на оыход(при низком логическом у овне напряжения на первом (уиравляющ м) входе второго коммутатора 20), При в соком логическом уровне напряжения и первом (управляющем) входе второго к ммутатора 20 информация передается и выход с третьего входа второго коммут тора 201.Сумматор по модулю211 предназнач и для сложения по модулю К данных, пос упающих на его первый и второй входы (п имер технической реализации сумматор по модулю , йрйоеден ).Умножитель по модулю К 22 предназнач н для умножения по модулю 1 данных, п ступающих на его первый и второй входы, П имер технической реализации умножител по модулю 1 приведен ).Операционный блок 3 в совокупностир ссматриваемых компонентов работает с едующим образом.Предварительно на управляющий вход 3 1 операционного блока 31 подается высокий уровень напряжения(логическая единиц ), а на информационный вход 38) о ерационного блока 31 - (3-1)к" , (р)к" )-е э ементы матрицы Йк" й(р" 1, Е), которые п ступают на третий вход второго коммутат ра 201, С выхода второго коммутатора 201 д нные поступают на информационный вых д 351 операционного блока 3, Таким образ м осушдствляется загрузка элементов м трицы бк" "о)-й блок памяти 21, В рабоч м режиме операционного блока 31 на у равляющий вход 37 подается низкий уров нь напряжения (логический нуль).Исходные данные, элементы вектора 3 ачений К многозначной функции алгебр логики 1(Х), поступагот с информационног охода 36 операционного блока 31 на его выхода 29 и на второй (информационный)вход умножителя по модулю К 22.Начиная с момента времени ьо на первый (управляющий) вход первого коммута 5 тора 191 поступает низкий логическийуровень напряжения. На выходе умножителя по модулю К 22 формируется результатыумножения элементов матрицы а"наф и )элементы вектора Х, которые поступают навторой вход сумматора по модулю 1 21. Поскольку на первый вход сумматора по модулю К 211 с первого (информационного)выхода первого коммутатора 191 поступаютданные, значения которых равны нулю, торезультаты умножения со второго входасумматора по модулю К 211 переда;отся навыход сумматора по модулю К 211 и на выход33 .операционного блока 31.20 С момента времени Ь"на первыйвход сумматора по модулю к 21 поступаютотличные от нули данные. Результат сложения передаемся с выхода сумматора помодулю К 21 на выход 331 операционного25 блока 3,.Начиная с момента т" +на первый(управляющий) вход первого коммутатора19 поступает высокий логический уровеньнапряжения. В связи с этим результаты в 30 числений О-е К" элементов вектора дВ В.)передаются со второго входа первого коммутатора 19 на его второй выход и на выход42 операционного блока 3.С момента времени Ь" +" +1описанный цикл работы операционногоь 1блока 3 повторяется К -1 раз и заканчивается в момент времени тр (р = М" + К" 1),Устройство для вычисления логическихпроизводных многозначных данных в совокупности рассматриваемых компонентовработает следующим образом.Предварительно на второй (управляющий) вход устройства подается высокий логический уровень напряжения, а на третийвход-Щ)к" ,(р)к" )-е элементы матрицыо )ко ) Д, р = 1,К), которые записываются вооторой узел регистров 16 каждого блокапамяти 21,50 Пуск устройства осущестоляется по заднему фронту сигнала на первом (управляющем) входе устройства. На третий входустройства в рабочем режиме подается низкий логический уровень напряжения, исход 55 ные данные, элементы вектора Умногозначной функции алгебры логики 1(Х),последовательно поступают на четвертыйвход устройства, откуда передаются на входы 36; операционных блоков 31, На выходах42; операционных блоков 3 формируютсяфлэлементы вектора д Хд/ хь которые передаются на 1-е выходы устройства. Конец работы устройства определяется сигналомостанова, поступающим на первый вход устройства и одновременно на входы блоков 5управления 1.Таким образом, устройство позволяетвычислять вектор значений д 3 Ьд %1 логической производной по переменной х с ократным циклическим отрицанием 10многозначной функции алгебры логики 1(Х).Причем в-м операционном блоке 231 осуществляется вычисление)к+з)-х элементоввектора дйоа(з =0,3(-1),Таким образом, предлагаемое устройство обладает следующими достоинствами посравнению с прототипом:1. Повышением качественных и количественных показателей решения новогокласса задач эа счет возможности вычислений на высокопроизводительных параллельно-конвейерных структурах,2, Повышением технологичности изготовления средств для решения нового класса задач и, как следствие, снижение 25стоимости и затрат,Формула изобретения1. Устройство для вычисления логических производных многозначных данных,содержащее первый блок управления, первый блок памяти и первый операционныйблок, содержащий два коммутатора и сумматор по модулю К, первый блок памятисодержит два регистра, причем вход пускапервого блока управления соединен с входом пуска устройства и с первым выходомпервого блока управления, второй и третийвыходы которого соединены с входами разрешения записи первого и второго регистров соответственно, четвертый выход 40первого блока управления соединен с управляющим входом первого коммутатора,первый выход которого соединен с первымвходом сумматора по модулю К, первый информационный вход устройства соединен с 45первым. информационным входом второгокоммутатора, второй информационныйвход которого соединен с выходом второгорегистра, отл ич а ю ще ес я тем, что, сцелью. расширения класса решаемых задач 50путем выполнения операций разложениялогических функций в ряд Тейлора, в устройство введеныкоднотипных блоков памяти,Моднотипных блоков управления и 1-1,одйотипных операционных блоков, причем 551-й блок памяти(где) =1,к) дополнительносодержит первый и второй узлы регистров,)-й операционный блок дополнительно содержит умножитель по модулю К, выход ко торого соединен с вторым входом сумматора по модулю К)-го операционного блока, выход которого соединен с информацион-, ным входом первого узла регистров)-го блока памяти, вход разрешения записи которого подключен к третьему выходу)-го блока управления, выход первого узла регистров соединен с информационным входом первого регистра )-го блока памяти, выход первого регистра )-го блока памяти соединен с информационным входом первого коммутатора )-го операционного блока, второй выход которого соединен с)-м выходом результата устройства, выход второго узла регистров -го блока памяти соединен с информационнь 1 м входом второго регистра )- го блока памяти, причем вход разрешения записи второго узла регистров подключен к второму выходу)-о блока управления, а информационный вход второго узла регистров подключен к выходу второго коммутатора )-го операционного блока, выход второго регистра -го блока памяти соединен с первым информационным входом умножителя по модулю К)-го операционного блока, второй информационный вход которого соединен с вторым информационным входом устройства, управляющий вход которого соединен с управляющими входами вторых коммутаторов всех операционных блоков, первый выход первого блока управления соединен с входами пуска блоков управления с второго по Е-й.2. Устройство по п,1, о т л и ч а ю щ е ес я тем, что )-й блок управления содержит генератор импульсов, три элемента ИЛИ, два счетчика, два дешифратора и триггер, причем вход пуска блока соединен с входом запуска генератора, с первыми входами первого, второго и третьего элементов ИЛИ и с первым выходом блока, второй выход которого соединен с выходом второго элемента ИЛИ и вторым входом первого элемента ИЛИ, выход которого соединен с входом установки в "О" первого счетчика, выходы которого соединены с входами первого дешифратора, выход которого соединен с вторым входом второго элемента ИЛИ, выход генератора импульсов соединен со счетными входами первого и второго счетчиков и четвертым выходом блока, третий выход которого соединен с выходом триггера, информационный вход которого соединен с первым выходом второго дешифратора, второй выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого.соединен с входами установки в "0" триггера и второго счетчика, выходы которого соединены с входами второго дешифратора.