Патенты с меткой «десятичных»

Номер патента: 900282

Опубликовано: 23.01.1982

Авторы: Баженов, Кремез, Роздобара

МПК: G06F 7/49

Метки: десятичных, п-разрядных, сложения, чисел

...работает следующим образом.Одновременно на входы декады устройства поступают суммируемые десятичные цифры А и В в нормальной Форме системы Фибоначчи и перенос из младшей декады Р, Формируются переносы и первая промежуточная циФра, затем осуществляется подсуммирование переносов и блокирование переноса из младшего разряда декады в случае четырех единиц на входе блока логических элементов, образование второй промежуточной цифры и новых переносов и так до тех пор, пока не прекратится образование переносов и на выходах сумматоров 1"4 не образуется код суммы, В дальнейшем этот код переписывается на нормализатор, где с помощью операции свертки про" исходит нормализация кода результата.а) А 4,В 4, Р 1 1 2 34+4+1 щ 91 О 1 О А 1 О 1 О В 5...

Номер патента: 1016780

Опубликовано: 07.05.1983

Авторы: Кожемяко, Короновский, Мартынюк, Тимченко

МПК: G06F 7/49

Метки: десятичных, умножения, чисел

...И10 и 11. Выходы. старшего К-го де О сятичного разряда регистра 2 соединены через блок 7 преобразованиядесятичной цифрь 1 с управляющими входами первой группы 12 девяти регистров 1 кратных маожимого, а выходы13 регистра 2 через счетчик 8 разрядности - с входом регистра 5 Фиксации разрядности множителя. Выходы 14 регистра 3 множимого и выходы15 сумматора через счетчик 9 разрядности связаны с .входами регистра 6фиксации разрядности множимого ипроизведения, выходы 16 которого ивыход старшего К-го десятичного разряда сумматора 4 через элемент И 10соединены с входом младшего десятичного разряда регистра 3 множимого.нием сумматора и последующий сдвигв сторону старших разрядных ячеексодержимого сумматора и регистрамножителя,4. Для каждого...

Номер патента: 1048473

Опубликовано: 15.10.1983

Автор: Глухова

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...элемента И и первым входом седьмого эле"мента И, второй вход которого соеди"нен с первым входом первого элемен"та ИЛИ, выход которого соединен с вторым входом шестого элемента И, выходкоторого через первый элемент задержки соединен с выходом управлениясдвигом на бит блока управления, выход управления сдвигом на тетрадукоторого соединен с выходом четвертого элемента ИЛИ, первый вход которого через второй элемент задержкиподключен.к пятому выходу двоичногосчетчика и второму входу третьегоэлемента И, выход которого соединенс первым входом пятого элемента ИЛИ,выход которого через третий элементзадержки соединен с вторым входомдвоичного счетчика, шестой выход 5которого соединен с вторым входомпервого элемента И, выход которогосоединен...

Номер патента: 1136157

Опубликовано: 23.01.1985

Авторы: Кожемяко, Майоров, Мартынюк, Тимченко

МПК: G06F 7/56

Метки: вычитания, десятичных, оптоэлектронное, чисел

...два оптоэлектрон ных квантующих модуля и два модулятора, причем в каждой разрядной ячейке первые электрические входы первого и второго оптоэлектронных квантующих модулей соединены с выходами соответственно первого и второго модуляторов, а вторые электри- ЗО ческие входы подключены к шине питания устройства, первый оптический вход первого оптоэлектронного квантующего модуля соединен с выходом второго оптоэлектронного квантующего модуля, первый оптический вход которого соединен с выходом первого оптоэлектронного квантующего модуля, содержит второй оптоэлектронный регистр, первый и второй элементы ИЛИ - НЕ и регенеративный бистабильный оптрон, четыре элемента И и два элемента НЕ, причем в 40, каждой разрядной ячейке первого и второго...

Номер патента: 1182514

Опубликовано: 30.09.1985

Авторы: Баканова, Волкова, Головина, Тяпкин

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...27 и единиц 28, регистры единиц 29 и десятков 30, регистры переносов единиц 31, десятков 32 и сотен 33, регистры единиц 34 и десятков 35 частичного произведения.Блок 6 суммирования содержит 0трехвходовые сумматоры единиц 36 и десятков 37, регистры суммы единиц 38, десятков 39 и сотен 40, регистры переносов единиц 41 и десятков 42.Блок 7 формирования переносов содержит двухвходовые сумматоры приведения переносов единиц 43 и десятков 44, узлы формирования пере-, носов сотен 45 и десятков 46, регистры суммы единиц 47 и десятков 48, регистры переносов единиц 49 и десятков 50, регистры десятичного переноса единиц 51, десятков 52 и сотен53.Блок 8 преобразования двоичногокода результатав десятичный содер 1182514жит преобразователи двоичного...

Номер патента: 1198514

Опубликовано: 15.12.1985

Авторы: Кожемяко, Красиленко, Мартынюк, Натрошвили, Тимченко

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...соединен с первыми фотоприемниками узлов 1.-го столбца кодирующей матрицы, 1-й оптический канал второго входа информационной матрицы суммирования оптически соединен с вторым и третьим фотоприемниками узлов 1-й строки кодирующейматрицы, первые выводы первых фотоприемников в узлах кодирующей матрицы соединены с шиной питания, а вторые выводы соединены через вторыефотоприемники в узлах кодирующей матрицы с базами соответствующих транзисторов регенеративных оптронов оптоэлектронного модуля результата сложения, вход разрешения сложения матрицы суммирования соединен с управляющим входом управляющего ключа,10 Изобретение относится к,вычислительной технике и может быть использовано в оптоэлектронных устройствах.выполняющих операции над...

Номер патента: 1200282

Опубликовано: 23.12.1985

Авторы: Глухова, Мороз, Пешков

МПК: G06F 7/52

Метки: двоичных, десятичных, матричное, умножения, чисел

...11 формируется сигнал, обеспечивающий прием результата псевдодвоичного умножения десятичных сомножителей в регистр 4 исброс регистра 3 в ноль по входу 7.Одновременно с этим появляетсяпотенциальный сигнал на входе 12.Данный сигнал поступает на управляющий вход 13 матрицы 1. По егопереднему фронту межтетрадные переносы, формируемые при псевдодвоичном умножении в каждой линейке10 сумматора модулей 16 матрицы,запоминаются в предыдущей линейке,Каждая строка модулей 16 умножения управляется соответствующейтетрадой множителя, В состав каж 15 дого модуля 16 входят четыре линейки сумматоров, осуществляющих прибавление к ранее накопленной суммечастичных произведений необходимогократного, если соответствующий биттетрады множителя равен...

Номер патента: 1236462

Опубликовано: 07.06.1986

Авторы: Андреасян, Арутюнян, Шароян

МПК: G06F 7/49

Метки: десятичных, умножения, чисел

...И 8 группы поступаетсигнал логического нуля, который ихзапирает, и на вход сумматора 5 поступают нули, что необходимо для передачи на регистр б старшей цифры произведения циАры множителя со старшей цифрой множимого с учетом толькопереносов сумматоров 4 и 5. Ата цифра в предыдущем шаге с выхода умно"жителя 3 поступает на сумматор 4,где складывается с нулевым значением.Полученная таким образом сумма с выхода сумматора 4 поступает на входсумматора 5, где складывается в последнем шаге только с запомненнымпереносом предыдущего шага. Полученная сумма на выходе сумматора 5 представляет собой старшую цифру результата умножения мнажимого на цифрумножителя, которая поступает на старшую тетраду регистра 6. Выдвигаемая цифра регистра б...

Номер патента: 1241235

Опубликовано: 30.06.1986

Автор: Шостак

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...выполнения трех операций удвоения на первом, втором и третьем узлах 31 - 31 удвоения. По управлению сигналом, образованным на выходах 29 первой группы блока 12, коммутатор 11 выбирает в качестве очередного остатка результат одного из вычитателей 1-8 или результат сумматора 9, или содержимое регистра 13 делимого. Каждый разряд коммутатора 11 может быть реализован на одном логическом элементе 2 И 10 ИЛИ.Блок 12 по знакам вычисленных в устройстве разностей формирует на своих выходах 30 одну десятичную1241235 цифру частного, а также управляет го, представленной в коде 8421; Р3 выборкой через коммутатор 11 той значение энако:вого разряда вычитатеразности, которая должна быть исполь - ля или сумматора с порядковым номезована в следующем...

Номер патента: 1244660

Опубликовано: 15.07.1986

Авторы: Кручинин, Моисеев, Тузова

МПК: G06F 7/38

Метки: арифметическо-логическое, данных, десятичных

...выполняют все .10 возможные пересылки старших четырех разрядов 7 1. 1 и младших четырех разрядов 71,2 байта, сформированного на коммутаторе 56.Корректирующие сумматоры 6 1 и 62 15 при наличии микроприказа 34.8.7 "ДСЛ" выполняют сложение информации с вьмодов соответственно коммутаторов 57 и 58 с кодом "0110, ", а при отсутствии этого микроприказа не изменяют . 20 данную информацию.Сумматоры 63 и 64 производят преобразование соответственно старших четырех разрядов и младших четырех разрядов байтов с выходов корректи рующих сумматоров 61 и 62 (первый операнд) и коммутаторов 59 и 60 (второй операнд) под управлением микроприказов 34.8.8, задающих выполняемую функцию. Перенос с выхода сумма- ЗО тора 64 поступает на соответствующий...

Номер патента: 1262478

Опубликовано: 07.10.1986

Авторы: Перетятько, Семеновская, Фертик

МПК: G06F 7/50

Метки: вычитания, десятичных, чисел

...чисел с помощьюгрупп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 9-1происходит инвертирование сигналов,поступающих с выходов сумматоров 4-6и производится коррекция кодом 010того разряда разности двух чисел,где инвертировалась меньшая цифра. Таким образом, на выходах 16 устройствах формируется разность двух чисел в пржчом коде,Формула и зоб рет енияУстройство для вычитания десятичных чисел, содержащее в каждом десятичном разряде первый двоичный сумматор и в каждом разряде, кроме старшего, второй двоичный сумматор, причем первая группа входов первог ивов ичного сумматора является входом соответствующей тетради десятичного разряда первого операнда устро".ства, выход переноса первого двоичного сумматора соединен с входом переноса первого двоичного сумматора...

Номер патента: 1290303

Опубликовано: 15.02.1987

Автор: Саутин

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...С - С - значение делителя 40ив системе 8, 4, 2, 1.Обращение к адресу соответствующейстроки матрицы обеспечивает информация с выхода регистра 2 делителя,а вызов соответствующих промежуточных 45сумм из выбранной строки обеспечивает информация с выхода коммутатора б, причем разряднос;ь результатов промежуточных сумм определяется разрядностью частного и должна 50превышать ее,Распределитель 7 импульсов содерхсит и-разрядный счетчик с входомблокировки счета и схему опознавания начала и окончания вычислений, 55где и - число десятичных разрядовделимого,Устройство работает следующимобразом,2В исходном состоянии в регистрыи 2 занесены значения операндов, а регистр 3 обнулен. В начале цикла вычислений производится запуск генератора 8 и...

Номер патента: 1410023

Опубликовано: 15.07.1988

Авторы: Гигаури, Кожемяко, Мартынюк, Натрошвили, Чхаидзе

МПК: G06F 7/52

Метки: десятичных, умножения, чисел

...сигнала с выхода элемента И 23 на К-вход КБ-триггера 21 во время считывания информации из соответствующего сумматора 2 блока 1. Возможен случай, когда одновременно в двух или более ячейках 20 блока 5 по явились сигналы нулевого содержимого, например, в первой и во второй ячейках 20, В этом случае появление единичного сигнала на выходе элемента И 23 первой ячейки 20 совпадает с блокировкой, которая через элементы И-ИЛИ 28 запрещает срабатывание элементов И 23 всех следующих ячеек 20. Таким образом, считьвание в каждом такте работы устройства выполняется только из одного соответствующего сумматора 2 блока 1, Одновременно с этим во второй ячейке 20 отсутствует единичный сигнал, как на выходе элемента И 23, вызывающий считывание из...

Номер патента: 1539754

Опубликовано: 30.01.1990

Авторы: Гигаури, Имнаишвили, Кобесашвили, Натрошвили, Прангишвили

МПК: G06E 1/04

Метки: вычитания, десятичных, оптоэлектронное, чисел

...выходе 29 регенеративного бистабильного оптрона 3поступающего на вход элемента И 8, при присутствии единичного сигнала на выходе элемента И 7, что возможно в случае, когда на выхоФормул а изобретенияОптоэлектронное устройство вычитания десятичных чисел, содержащее регенератирный бистабпльный оптрон ипервый и второй оптоэлектронные регистры, содержащие элемент И, элемент ИЛИ-НЕ,и разрядные ячейки почислу десятичных Разрядов, каждая из 25 которых содержит два оптоэлектронныхквантующих модуля и два модулятора,причем в каждой разрядной ячейкеобоих оптоэлектронных регистров первые электрические входы первого и ЭО второго квантующих модулей соединеныс электрическими выходами соответственно первого и второго модуляторов,а вторые электрические...

Номер патента: 1552176

Опубликовано: 23.03.1990

Автор: Якунин

МПК: G06F 7/50

Метки: вычитания, десятичных, чисел

...что в зависимостиот сигнала переноса с сумматора 3 наего входах второго слагаемого устанавливается либо число "15", либочисло "12", которое суммируется с первым слагаемым, скорректированнымтакже по старшему разряду, и на выходах трех младших разрядов сумматора4 образуется двоично-десятичный код(2, 2, 2 ), а самый старший разряд84 является сигналом переноса дляпромежуточных вычислений или сигналомформирования знака разности черезтриггер 7.О 1 001Ы Зна (ра нос отр 6) 7) на лючееиггеигнал Б 4 = 0 вклю"торый через элемен"1 инвертирует чис" 3тановится равной0 триггера указыва. В этом случае чает триггер.7. ты ИСКЛОЧАа 1 ЕЕ ло Н и разность "24", а сигнал ( ет знак: "-24". м ев Редактор В,Петраш орректор С.Черни Заказ 3 Тир Подписноеениям...

Номер патента: 1633396

Опубликовано: 07.03.1991

Авторы: Гайда, Ищенко, Качуровский, Кожемяко, Мартынюк

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...частного, выполняемом в течение второго цикла работы блока 4. Здесь он управляет процессом сложения-вычитания в сумматоре-вычитателе 5. На первом ваге второго цикла выполняется вычитание содержимого старшего накапливающего сумматора 1 к группн, содержащего кратное делителя В , с помощью мультиплексоров 35 35 к, на адресные входы которых поступает содержимое счетчика 32. Если знак частичного остатка при этом положительный, то по управляющему сигналу У 7 блок 4 Формирует единичные сигналы на группе выходов 15, которне поступают на счет 1633396ные входь 1 счетчиков 3 13 груп" пы, что позволит увеличить на единицу содержимое всех счетчиков 3 ,. ,3группы. Затем вновь выполняется переход к операции первого нага второго цикла, т,е,...

Номер патента: 1688239

Опубликовано: 30.10.1991

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...на одном логическом элементе 2 И - 4 ИЛИ.Блок 13 по знакам вычисленных вустройстве разностей формирует навыходе 23 цифру частного, а такжеуправляет работой коммутаторов 11 и12,й ОПусть УС; - управляющий сигнал,разрешающий второму коммутатору 12выборку результата, сформированногона выходе узла с порядковым номеромйна Фиг. 1; УГ- управляющий сигнал разрешающий первому коммутатору 11 выборку результата, сформированного на выходе узла с порядковым номером 1 на Фиг,1; 2 В 222, -двоичные разряды десятичной цифрычастного в коде 8421, Ра - значениезнакового разряда вычитателя с порядковым номером 1 (предполагается,что значение знакового разряда равнонулю, если разность положительная, 25в противном случае оно равно единице), Тогда система...

Номер патента: 1697069

Опубликовано: 07.12.1991

Авторы: Имнаишвили, Кобесашвили, Натрошвили

МПК: G06E 1/04

Метки: вычитания, десятичных, оптоэлектронное, чисел

...ячейках регистров 1, 2 запускает 25модуляторы 19. В каждом иэ двух одноименных разрядных ячеек оптический единчный сигнал с выхода модулятора 19 черезвторой элемент 25 задержки поступает наоптическлй вход 39 модуля 5 и увеличивает 30заг:исанное в этом модуле количествс единиц. Сл 8 давательна, ОэнулЯютсй саатветгтВующие двоичные разряды модуля 14 черезоптическую связь на выходе 26 модуля 15.Оптический единичный сигнал с выхода модулятара 9 пос:гупает также на пеовьйвход первого злсмента И 21 и при присутствии логической единицы на ега второмвходе открь.Вает последний, Единлца с выхода первого элементе И 2поступает на 40ОпГический ВХОД 40 моДуля 17 и Выэывсетзапись единицы в этом модуле,Следовательно, обнуляется мадупьбчерез оптическую...

Номер патента: 1774328

Опубликовано: 07.11.1992

Авторы: Баран, Шостак

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...регистров абьединены и соединены с входомсинхронизации устройства.Регистр 2 делимого предназначен дляхранения делимого. В процессе выполнения деления в регистр 2 записываются значения остатков. Он также может бытьпостроен на двухтактных синхронных 0 Чтриггерах,Регистр 3 частного предназначен дляхранения частного, В процессе выполненияделения в, .нем осуществляется однотактовый сдвиг на одну десятичную цифру в сторрну старших разрядов. Он может бытьпостроен на двухтактных синхронных О Ч -триггерах,Блок 4 предназначен для формирования двукратного (выход 13), четырехкратного (выход 14) и восьмикратного (выход 15)делителей, Эти кратные в двоичной системесчисления могут быть получены простымсдвигом информации соответственно наодин, два и три...