Устройство для динамического преобразования адреса

Изобретение относится к вычислительной технике и предназначено для преобразования множества логических адресов в реальные адреса.Известно устройство преобразования адресов, содержащее регистр логи 1 ческого адреса, табличный буфер,ком- параторы, группу элементов И и регистр реального адреса 13.Данное устройство не идентифи. цирует вычислительный процесс, т,е. всем процессом выделена одна виртуальная память. Целесообразно каждому процессу выделить собственную виртуальную память, что требует идентификации процесса в устройстве. Недостатком этого устройства является отсутствие таких возможностей.Наиболее близким к изобретению является, устройство динамического преобразования адреса в системе об работки данных с виртуальной памятью, содержащее регистр ключа, ассоциативную память, регистр реального адреса, регистр логического адреса, первый вход устройства соединен с 25 входом регистра логического адреса, первый выход которого соединен с первым входом регистра реального адреса, выход. которого соединен с первым выходом устройства, второй вход З 0 - которого соединен с первым входом ассоциативной памяти и с входом регистра ключа, выход которого соединен с вторым входом ассоциативной памяти, третий вход которой соединен с вторым выходом регистра логического адреса, первый выход ассоциативной памяти соединен с вторымвходом регистра реального адреса, авторой выход ассоциативной памяти соединен с вторым выходом устройства Г 23Однако данное устройство не ориентировано для организации виртуальной памяти с блочной структуройстраницы, так как каждый блок страницы потребовал бы отдельной ячейки в ассоциативной памяти, что снижает быстродействие устройства.Цель изобретения - повышение быстродействия за счет минимизации времени загрузки блоков страницы.Поставленная цель достигаетсятем,что в устройство, содержащеерегистр ключа, ассоциативную память,регистр реального адреса, регистрлогического адреса, вход логическогоадреса устройства соединен с информационным входом регистра логичес.кого адреса, выход индексов блокаи байта которого соединен с входоминдексов блока и,байта регистра реального адреса", выход которого соединен с выходом реального адресаустройства, вход загрузки которогосоединен с входом загрузки ассоциативной памяти и с информационным 65 входом регистра клнча, выход которого соединен с входом ключа ассоциативной памяти, вход индекса страницы которой соединен с выходом индекса страницы логического адреса, выход реального адреса ассоциативной памяти соединен с адресным входомрегистра реального адреса, а первыйуправляющий выход ассоциативной памяти соединен с первым выходом режима поиска устройства, введены мультиплексор, регистр адреса, два дешифратора и шифратор, причем выход индекса блока регистра логического адреса соединен с входом первого деЬифратора,.выход которого соединен .с входом маски ассоциативной памяти, второй управляющий выход которой соединен с управляющим входом мультиплексора, выход которого соединенс информационным входом регистра ацреса, выход которого соединен с входом второго дешифратора, выход которого соединен с адресным входом ассоциативной памяти, адресный выход которой соединен с входом шифратора, выход которого соединен с первым информационным входом мультиплексора, второй информационный вход которого соединен с входом загрузки устройства, второй выход ре- жима поиска которого соединен с вторым управляющим выходом ассоциативной памяти.На Фиг 1 приведена общая схема устройства, на Фиг,2 - ассоциативная память.Устройство для динамического преобразования адреса (Фиг.1( содержитрегистр 1 ключа, ассоциативную память 2, регистр 3 реального адреса,регистр 4 логического адреса, мультиплексор 5, регистр б адреса, второй дешиФратор 7, шифратор 8 и первый дешифратор 9, первый вход 10устройства, первый выход 11 устройства, второй вход 12 устройства,второй выход 13 устройства, третийвыход 14 устройства,Ассоциативная память 2 предназначена для хранения реальных адресов страницы и выдачи реального адреса по соответствующему ему логическому адресу и ключу, хранящемусяв регистре 1 ключа. Ассоциативнаяпамять (Фиг.21 содержит первый 15,второй 1 б и третий 17 элементы ИЛЙи М каналов 18 18 18 , каждый из которых содержит первый 19,второй 20, третий 21 и четвертый 22элементы Й, первый 23; второй 24,третий 25 компараторы, первый 26,второй 27, третий 28 и четвертый 29,регистры,Регистр 1 ключа (Фиг,1) предназначен для идентификации вычислительного процесса (пользователя 1 В слу-чае переключения с одного"процессана другой в него загружается новыйключ идентийицируюший новый процессПервый. регистр 26 (Фиг,2) содержит ключ, идентифицирующий вычислительный процесс, и предназначен дляосушествления ассоциативного поискав ассоциативной памяти 2. Второй регистр 27 содержит индекс страницы нпредназначен для осуществления ассоциативного поиска. Третий регистр 28содержит маску загруженных блоков, 10Разрядность равна к - число блоков в странице. Единичное состояние разряда 1 указывает на то, что1-й блок страницы загружен в реальную память, предназначен для осуществления ассоциативного поиска.Четвертый регистр 29 содержитреальный адрес страницы, записанныйв ассоциативную память 2. Реальныйадрес страницы в случае успешногоассоциативного поиска поступает врегистр 3 реального адреса.Устройство работает следуюшимобразом,Пусть реализована страничная виртуальная память с обеденом между виртуальной памятью и реальной блоками. й блоков образуют одну страницу,Причем различным вычислительным процессам (пользователям ) предоставляется весь объем виртуальной памяти.С целью идентификации пользователяв регистр 1 ключа (Фиг.1) записывается ключ, закрепленный за даннымпользователем. Установка ключа происходит с второго входа 12 устройства В ходе обработки в случае обращения к виртуальной памяти логический адрес поступает на первыйвход 10 устройства и помещается врегистре 4 логического адреса. Ин Одекс блока регистра 4 поступает впервый дешифратор 9, на выходе которого вырабатывается маска затребованного блока (наличие сигнала на1-й шине указывает, что затребован 451-й блок в странице). Ключ из регистра 1 ключа (Фиг.1), индекс страницы из регистра 4 логического адреса и маска затребованного блокаиз первого дешифратора 9 поступаютв ассоциативную память 2, где осуществляется ассоциативный поиск.Ассоциативный поиск происходит следующим образом, Ключ из регистра 1ключа поступает на второй вход первого компаратора 23 (фиг.2) в каждом канале 18, 18 18 гдеМ," число ячеек в ассоциативной памяти. На первый вход первого компаратора 23 поступает сигнал с первого регистра 26, содержащий ключ поль- бОзователя. В случае совпадения навыходе первого компаратора будетвозбужден единичный сигнал, Аналогично, в случае совпадения индексастраницы из регистра 4 логического 65 адреса с содержимым второго регистра 27, на выходе второго компаратора 24 будет также возбужден единичный сигнал. Маска затребованногоблока из первого дешифратора 9сравнивается с маской загруженныхблоков, хранящейся в третьем регистре 28, в третьем компарлторе 25. Вслучае совпадения масок на выходетретьего компаратора 25 возбуждаетсяединичный сигнал,В случае наличия на выходах всехкомпараторов 23, 24 и 25 канала 18,единичных сигналов на выходе третьего элемента И 21 будет единичныйсигнал, который разрешит передачусигнала регистра 29 через второйэлемент И 20 и далее через первыйэлемент ИЛИ 15 в регистр 3 реальногоадреса, т.е. ассоциативный поиск успешен и прочитана -я ячейка ассоциативной памяти.В случае успешного ассоциативногопоиска на остальных выходах ассоциативной памяти единичные сигналы отсутствуют (фиг.21 .В случае неуспешного ассоциативного поиска, т.е. на выходах всехтрех компараторов 23, 24 и 25 в каждом канале 181 Р 182 18 м нетодновременно единичных сигналов, товыход третьего элемента И 21 ни в1 одной группе не имеет единичногосигнала, поэтому на инверсном выходе второго элемента ИЛИ 16 будет возбужден единичный сигнал, которыйпоступает на второй выход 13 устройства и указывающий, что процесс динамического преобразования адресаневозможен,Если в каком-то канале 18 не совпали лишь маски запрошенного блока,т.е. на выходах первого 23 и второго 24 компараторов единичный сигнал,а на выходе третьего компаратора 25нулевой сигнал, то на выходе четвертого элемента И 22 будет возбужден единичный сигнал, который, пройдя через третий элемент .ИЛИ 17, поступает на третий выход 14 устройства и мультиплексор 5, Наличие единичного сигнала на третьем выходеустройства указывает, что нет толькотребуемого блока в реальной памяти,а страница выделена данному пользователю,Одновременно с выхода четвертогоэлемента И 22 канала 18 в шифратор 8 поступает единичный сигнал по1-й шине, указывающий, что требуемаястраница данного пользователя ( еереальный адрес ) нвходится в )-й ячейке ассоциативной памяти,Загрузка ассоциативной памяти происходит с использованием второговхода 12 устройства. Загружаемая информация поступает на второй входпервого, элемента И 19 в каждом ка 1124300нале 18, 1818, Если )-я ши на с выхода второго дешифратора 7имеет единичный сигнал, то, следовательно, только в -м канале 18) загружаемая информация, пройдя черезпервый элемент И 19, поступает в 5 регистры 26, 27, 28 и 29.Таким образом происходит загруз-. ка ассоциативной памяти по адресу, хранящемуся в регистре б адресафиг,1), Адрес ячейки ассоциативной О памяти поступает либо с второго входа 12 устройства, либо с шифратора 8, когда ассоциативная память обнаруживает, что нет только требуемого блока, а страница выделена поль зователю (единичный сигнал на выходе третьего элемента ИЛИ 17 (фиг.2), т.е. на третьем выходе устройства),Таким образом обеспечивается автоматическая адресация ячейки ассоциативной памяти"в случае обнаружения только отсутствия требуемого блока в реальной памяти.Если ассоциативный поиск успешен,то считанный из ассоциативной памяти 2 (фиг.1) реальный адрес страницы поступает и запоминается в.регистре 3 реального адреса, в последний иэ регистра 4 логического адреса поступает также индекс байта и индекс блока, образуя полный реальный адрес, который поступает на первый выход 11 устройства и далее в устройство памяти. Таким образом устройство осуществило динамическоепреобразование адреса. 35В случае, неуспешного ассоциативного поиска, когда нет требуемой страницы ее реального адреса ) дан)ного пользователя в ассоциативной памяти 2; возбужден единичный сигнал 40на втором выходе 13 устройства и отсутствует единичный сигнал на третьемвыходе 14 устройства. Вычислительный процесс прерывается и осуществляется загрузка в ассоциативную память информации о местонахождениитребуемой страницы и блока в реальной памяти (может понадобиться дажеперераспределитель в реальную память с коррекцией ассоциативной памяти, После этого прерванный процесс восстанавливается и при запросе к данному блоку будет осуществлено динамическое преобразованиелогического адреса в реальный.В случае неуспешного ассоциативного поиска, когда нет лишь требуемого блока в реальной памяти, возбужден единичный сигнал на вторбмвыходе 13 устройства и на третьемвыходе 14 устройства. Вычислительныйпроцесс прерывается с целью дозагруэки блока в реальную памятьВассоциативную память 2 записываетсяизмененная маска загруженных блоков,используя автоматическую адресациюячеек ассоциативной памяти, Далеепрерванный процесс восстанавливается и при запросе к данному блоку будет осуществлено динамическое преобразование логического адреса в реальный. Автоматическая адресацияячеек ассоциативной памяти позволяет минимизировать время процедурызагрузки новой маски блоков в ассо-.циативную память, В противном случае было бы нужно считывать подрядвсе ячейки ассоциативной памяти иопределять искомая ячейка или нет.Это в среднем увеличивает процеду -ру на М/2 операций чтений из ассоциативной памяти и анализа искомаяячейка или нет.Технико-экономическая эффективность изобретения заключается втом, что оно позволяет организоватьстраничную виртуальную память с блочной структурной страницы с выделением всего объема виртуальной памяти каждому пользователю, что обеспечивает минимизацию времени дозагруэки требуемого блока,1124300 Соста Техре итель Г,Поном Т. Дубинчак/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,Тираж б ВНИИПИ Государств по делам иэобр 035, Москва, ж