Устройство динамического преобразования адреса

"и а внщж , .г:щ СВИДЕТЕЛЬСТ Н АВТОРСК ЕННЫЙ НОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТНРЬГГИЙ ОПИСАНИЕ ИЗОБРЕ(54 )(57 ) УСТРОЙСТВО ДИНАМИЧЕСКОГОПРЕОБРАЗОВАНИЯ АДРЕСА, содержащеевыходной регистр адреса, ассоциативную память, первый и второй входы.которой соединены соответственно спервым и вторым входами устройства,а выход выходного регистра адресасоединен с вйходом устройства, о т -л и ч а ю щ е е с я тем, что, с целью повышения .надежности и расшире- . ния функциональных возможностей за счет реализации Функции управления резервом памяти, в него введены . регистр управления резервом, группа элементов И, элемент ИЛИ, коммутатор, вход адреса резерва которого соединен с первым выходом ассоциативной памяти, вход исходного адреса коммутатора соединен с вторым входом устройства, управляоций вход коммутатора соединен с выходом элемента ИЛИ, входы которого соединены с выходами соответствующего. элемента И группы, первые и вторые входы каждо го элемента И группы соединены соответственно с выходом регистра удрав- а ления резервом и- с соответствующим выходом ассоциативной памяти , вход регистра управления резервом соединен, с первым входом. устройства, выход ком" мутатора соединен с входом выходного регистра адреса1022165 Изобретение относится к вычислительной технике и предназначено дляуправления резервом памяти вычисли"тельной системы.Известно устройство управлениярезервным моделуи памяти, котороесодержит регистр адреса, компаратори логические схемы дешифрации адресав каждом модуле памяти, В случаеотказа одного модуля памяти его адресзаписывается в регистр адреса При.обращении по адресу отказавшегомодуля по сигналу. из коипараторалогические схемы дешифрации адреса блокируют выборку отказавшего модуля паияти, и разрешают выборкурезервного модуля памяти 1,Недостатком известного устройстваявляется наличие логических схем де.шифрации адреса в каждои модуле памяти,20что сопряжено с существенными затратами оборудованияУстройство не даетвозможности организовать систему снесколькими резервныии модулями памя25ти, организовать резервирование памяти на уровне ячеек и зон,Наиболее близким к предлагаемомуявляется устройство динамическогопреобразования адреса в системе обработки данных с виртуальной памятью,содержащее выходной, регистр адреса,ассоциативнуа память, первый и второйвходы котором соединены соответственно с первым и вторым входами устройства, а выход выходного регистра адреса - с выходом устройства 2 .Однако такое устройство осуществляет динамическое преобразование адреса и не располагает возможностью управления резервом памяти, . 40Цель изобретения - повышение надежности, расширение функциональных возможностей устройства за счет реализации функции управления резервом паия"ти, 45Поставленная цель достигаетсятем, что устройство динамическогопреобразования адреса, содержащее вы"ходной регистр адреса, ассоциативную паиять,.первый.и второй входы . 50которой соединены соответственно с пер-.вым и вторым входами устройства,. выход выходного регистра. адреса соединен с выходом устройства, дополнительно содержит регистр управления резервом, группу элементов И,элемент ИЛИ, коммутатор, вход адресарезерва которого соединен с первымвыходом ассоциативной памяти, вход 2исходного адреса коммутатора соединенс вторым входом устройства, управляющий вход коммутатора - с выходом элемента ИЛИ,входы которого связаны свыходами соответствующего элемента И группы, первые и вторые входыкаждого элемента И группы соединенысоответственно с выходом регистрауправления резервом и с соответствующим выходом ассоциативной памяти,вход регистра управления резервомсвязан с первым входои устройства,выход коммутатора соединен, с входоивыходного регистра адреса,На фиг. 1 изображена блок-схемаустройства динамического преобразования адреса; на Фиг, 2 - блок-схемаассоциативной памяти,Устройство динамического преобразования адреса содержит ассоциативнуюпамять 1; регистр 2 управления резервом группу элементов И 3, злеиентИЛИ 4, комиутатор 5, выходной регистрб адреса,Ассоциативная память 1 предназначе 1 на для хранения адресов резерва и .выдачи адреса резерва по соответствующему ему адресу отказа. Ассоциативная память.1 (Фиг.2) содержит элемент.ИЛИ 7 и й блоков 84,88 11памяти, каждый из .которых содержитрегистр адреса 9, регистр 1 О адресарезерва, компаратор 11, элемент И 12.Регистр 2 управления резервом предназначен для хранения информации сзаписи адреса резерва и адреса отказа в определенную ячейку ассоциативной памяти 1, Регмстр управления резервом имеет Й разрядов, т.е. столько, сколько ячеек в ассоциативнойпамяти, единичное значение разрядарегистра управления резервом указывает на то, что в соответствующуюячейку ассоциативной памяти была записана информация.Устройство работает следующимобразом.В исходном состоянии регистр 2 управления резервои сброшен, тем самым блокируются выходы элементов Ииз группы элеиентов 3, что приводитк отсутствию сигнала на выходе элемента ИЛИ 4. В этом случае разрешается прохождение адреса, поступающего на второй вход устройства изустройства обработки информации через коимутатор 5 в выходной регистрб адреса и далее на выход устройства в устройство памяти, т.е. адрес3 .1 0221от устройства обработки ийформациине подвергается преобразованию.Бсли обнаружится в устройстве.памяти отказааиая ячейка, то в ассоциативную память в один из блоков 581,82 811 (наприиер, в блок 81 . в регистр 9 адреса записывается ееадрес,. а в регйстр адреса резерва10 записывается адрес резервнойячейкй, которая будет соответство- Овать отказаюей ячейке устройствапамяти, Одновременно в регистре управления резервом 2. ставится в единицу бит, соответствующий .блоку .8,Для. этих целей используется первый . вход устройства. После этого вслучае обращейия к.отказавшейячейке памяти адрес иэ устройстваобработки информации поступает вассоциативную. память 1, в ком О . паратор 11 каждого блока 81,8, 8 я,На выходе компаратора,И блока 81 вЫрабатывается сигнал сравнения,который разрещает прохождение ад.реСа резеррйой ячейки через элемейерыИ 12, ИЛИ: 7 на вход коммутатоРа 5 ., Одновременно сигнал сравненияпоступает маэлемент.-й 3 группы элементов 3 так как на двух входах эле-. иента И:3 единичные сигналы, то навосходе аырабатйвается. сигнал, которыйпройдя через элемент ИЛИ 4, поступает -в коммутатор 5; По .этому сигналу крмму,татор:5 разрешает прохождение адре-са. резервной ячейки из ассоциативной.35 65 4памяти 1 в выходной регистр 6 .адреса и далее на выход устройства в устройство памяти, В этом случае адрес подвергается динамическому преобразованию - адрес отказавшей ячейки памяти заменяется соответствующим адресом резервной ячейки.Для продолжению работы вычислительной системы в случае отказа ячей" ки памяти необходимо восстановить информацию в резервной ячейке, В зависимости, где применено предлагае" мое устройство, восстановление ин". формации может. быть осуществлено микро" программно, программного или может потребовать перегрузкуоперационной.системы или.перезагрузку памяти микропрограмм. Однако во всех этих случаях вычислительная система не теряет работоспособности.Технико-экономическая .эффективность изобретения заключается в том, что оно позволяет увеличить надежность вычислительной системы за счет организации. резервирования памяти.: Выделение резерва в устройстве памяти является логическим и не требует каких-либр переделок устройства памяти, Предлагаемое устройство позволяет организовать резервирование на уровне страниц или модулей памяти за счет динамического преобразо" вания соответствующей части адреса.