Устройство для динамического преобразования адреса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОПИСАНИЕ ИЗОБРЕТЕ ЕТЕЛЬСТВ АВТОРСКОМУ герненциовход ов диинеиов у ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДПЯ ДИНАМИЧЕСКОГО ПРЕОБРАЗОВАНИЯ АДРЕСА, содержащее блок ассоциативной памяти,мультиплексор адреса, регистр реального адресапричем группа информационных входов устройства сое"динена с группой информационных входов,блока ассоциативной памяти, первая группа выходов которого соединена с первой группой информационныхвходов мультиплексора адреса, группа выходов которого. соединена сгруппой входов регистра реальногоадреса, группа выходов которого является группой адресных выходов устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности работы устройства за счет реализации микропрограммного диагностирования, в него введены диагности,801211 26 А ческии регистр, триггер, мультиплек-, сор, блок элементов И, выходной регистр, причем группа выходов диагностического регистра соединена с первой группой информационных вхо-дов мультиплексора, вторая группа информационных входов которого соединена с группой адресных входов устройства и с группой входов блока элементов И, группа выходов которого соединена с второй группой инфор.мационных входов мультиплексора адреса, управляющий вход которого соединен с входом режима устройства, группа информационных выходов которого соединена с группой выходов выходного регистра, группа входов которого соединена с второй группой выходов блока ассоциативной памяти, группа адресных входов которого соединена с группой выходов мультиплексора, управляющий вход которого соединен с инверсным входом блока элементов И и с единичным выходом трига, единичный вход которого соедис первым входом группы информанных входов устройства, группаагностического регистра соед а с группой информационных вход стройства.Изобретение относится к вычислительной технике и предназначено для преобразования множества логических адресов в реальные в устройствах обработки с вертуальной управляющей памятью.Целью изобретения является повышение надежности работы устройства за счет реализации микропрограммного диагностирования устройства.На чертеже приведена общая схема. устройства.Устройство динамического преобразования адреса содержит блок 1 ассоциативной памяти, мультиплексор 2 адреса, регистр 3 реального адреса, диагностический регистр 4, триггер 5, мультиплексор 6, блок 7 элементов И, выходной регистр 8, группу информационных входов 9 устройства, группу адресных входов 1 О устройства, вход 11 режима устройства, группу адресных выходов 2 устройства, группу информационных выходов 13 устройства.Устройство работает следующим образом.Состояние выходного регистра 8 передается на группу выходов 13 устройства и анализируется в устройстве обработки. Единичное состояние какого-либо разряда выходного регистра 8 указывает, что ассоциативный поиск прошел успешно.Загрузка в блок 1 логических и соответствующих им реальных адресов осуществляется с группы входов 9.При наличии режима переадресации (единичный сигнал на входе 1 1) и отсутствии диагностического режима 1 триггер 5 в "О" ) устройство осуществляет динамическое преобразование логического адреса страницы в соответствующий ему реальный. В этом случае текущий логический адрес, поступающий с входов 10, пройдя через мультиплексор 6, поступает на адресные входы блока 1, где осуществляется ассоциативный поиск. В случае успешного ассоциативного поиска реальный адрес поступает на первый выход ассоциативной памяти и далее через мультиплексор адреса 2 - в регистр 3 реального адреса и далее на выходы 12. Успешный ассоциативный поиск индицируется единичным сигналом на выходе одного из разрядов выходного регистра 8 и соответствен. но на одной из линий выходов 13. 5 1 О 5 20 25 30 35 40 45 50 55 В случае неуспешного ассоциативного поиска ( отсутствие единичного сигнала на одном из выходов 13) устройство обработки прерывает процесс и осуществляет перераспределение страниц с последующим изменением адресной информации в блоке 1.Если нет режима переадресации (отсутствует единичный сигнал на входе 11 и отсутствует диагностический режим (триггер 5 сброшен), то адрес, поступающий на входы 1 О, пройдя через блок 7 элементов И и мультиплексор адреса 2, поступает в регистр 3 реального адреса и далее на первый выход 12. Таким образом, в этом случае устройство лишь транслирует адрес без преобразования.С целью диагностирования устройства триггер 5 устанавливается в единичное состояние, используя первый вход 9 устройства.Единичный сигнал на выходе триггера 5 поступает на инверсный вход блока 7 элементов И, блокируя прохождение адреса входов 1 О. Процедура диагностирования осуществляется при отсутствии режима переадресации, т.е. в регистр 3 реального адреса через мультиплексор адреса 2 поступает информация с выходов блока 7 элементов И, который заблокирован. Поэтому в регистре реального адреса устанавливается нулевой адрес. Таким образом, устройство принудительно формирует адрес нулевой стра" ницы, тем самым исключается потеря управления в микропрограммной процедуре диагностирования. Единичный сигнал на выходе триггера 5 поступает также на управляющий вход мультиплексора 6, разрешая прохождение информации из диагностического регистра 4 на адресные входы блока 1. Таким образом, ассоциативный поиск осуществляется по информации, содержащейся в диагностическом регистре 4. Результаты ассоциативного поиска передаются в выходной регистр 8, информация из которого поступает на выходы 13 с целью анализа правильности работы блокаДиагностический регистр 4 загружается через входы 9.Загружая блок 1 различной эталонной информацией и проверяя правильность ассоциативного поиска по загружаемой в диагностический реСоставитель М.КудряшевШвыдкая Техред Т.Тулик К ктор М ор С.Черни Заказ 641/5 3 Тираж 673 НИИПИ Государственного по делам изобретений 3035, Москва, Ж, РПодписноемитета СССРткрытийская наб., д. 4/5 лиал ППП "Патент", г. Ужгород, ул.Проектная,3гистр 4 информации, осуществляется проверка правильности ассоциативного поиска. Результат ассоциативного поиска фиксируется в выходном регистре 8. За каждым разрядом регистра 8 закрепляется ячейка ассоциативной памятиСодержимое выходного регистра 8 микропрограммно анализируется и устанавливается факт наличия "1 в 1211726 4ожидаемом разряде. Если ожидаемый разряд выходного регистра 8 не установлен в "1" или кроме ожидаемого установлены другие разряды, фиксируется наличие неисправности в соответствующих ячейках ассоциативной памяти 1, Принудительно сформированный адрес нулевой страницы в регистре 3 реального адреса исключает потерю управления в процедуре диагностирования устройства.