Формирователь адреса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 940 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ( 56) Авторское свидетельство СССР У 714397, кл. С 06 Р 9/36, 1974.Процессор СМП А 131-10 3,057.145 ( блок управления БУДВ 3,057,129 ЭЗ) базового вычислительного комплекса С 3-1, Разработ. НПО "Импульс", Северодонецк, Ворошиловградской обл. ( 54)(57 ) ФОРМИРОВАТЕЛЬ АДРЕСА, содер с иащий коммутатор, счетчики младшего и старшего адресов, группа адресных входов формирователя соединена с группой информационных входов коммутатора, первый и второй выходы которого соединены соответственно .с ин 801200290 А формационными входами счетчиков младшего и старшего адресов, входы управления записью которых соединены .с соответствующими входами управления записью формирователятактовый вход которого соединен со счетным входом счетчика младшего адреса, о т л ич а ю щ и й с я тем, что, с целью упрощения формирователя, он содержит триггер, Я - и к -входы которого соединены с входом разрешения счета формирователя, выход переноса счетчика младшего адреса соединен с -входом триггера, выход которого соединен со счетным входом счетчика старшего адреса, разрядные выходы счетчиков младшего и старшего адресов являются соответственно выходамимладшего и старшего адресов формирователя..1200290 116 счетчика 1, выходы 17 старших разрядов коммутатора 3, информационныйвход 8 счетчика 2.Устройство работает следующим об 5 разом.При предварительной записи информации с коммутатора 3 в,любую частьили в обе одновременно сигналы предварительной записи подаются в необО ходимом наборе на входы 6 и 7, Приэтом на входе 5 - логический "О"(счетные импульсы,не подаются ) и навходе 12 - логический "0". Последнее приводит к тому, что динамический Э-триггер 4 устанавливается пов.".оду 14 в состояниеО". При этомнулевой уровень на выходе 9 обеспечивает "0" на счетном входе 8 счетчика 2, исключая возможность появления ложного сигнала. Поэтому при отсутствии на входе 7 сигнала предварительной записи информация в старшей части сохраняется. Изобретение относится к вычислительной технике, а именно к формирователям адреса, предназначеннымдля применения в цифровой вычислительной технике, которые могут бытьиспользованы при построении устройства с микропрограммным управлением,а также для управления запоминающимиустройствами.Цель изобретения - упрощение формирователя адреса за счет ликвидации соединений выходов регистраадреса с входами коммутатора,Предлагаемое схемное отделение15одной части от другой введением динамического 3-триггера обеспечиваетклапанирование сигнала. переноса ввиде перепада с "0" на "1" при работе в режиме счета двух частей. В результате.отпадает необходимость передачи сигналов с выходов старшейчасти регистра адреса на его входычерез коммутатор для сохранения ин-формации старшей части во избежаниеее ложного срабатывания, так какстаршая часть адресного регистра имеФет связь с младшей только в режимесчета двух частей для передачи сигнала переноса в виде изменения уровнясигнала с "0" на "1",На чертеже представлена функциональная схема формирователя адре-са.Формирователь адреса содержит35счетчик 1 младшего адреса, счетчик 2старшего адреса, коммутатор 3, дина-мический В-триггер 4, тактовый вход5, входы 6 и 7 управления записи,счетный вход 8 счетчика 2, выход 9динамическогоЭ -триггера 4, выход 10переноса младшей части, вход 11 синхронизации динамическогб Д -триггера 4, вход 12 разрешения счета, информационный вход 13, вход 1,4 раздель 1 11ной установки в состояние 0дина 1 мическогоР -триг г ера 4 , выходы 1 5, младших разрядов коммутатора 3 , вход Для работы в качестве счетчика . только младшей части на вход 5 пода. ются счетные импульсы, а на входе 12 должен быть потенциал "0", который приводит к запрету счета старшей части.Для счета обеих частей необходимо на входы 5 и 12 одновременно подавать импульсы счета единичной полярности. Тогда, если возникает перенос младшей части в виде перепада с "О" на "1" на выходе 10, т.е; на входе 11 (при наличии на входах 13 и 14 сигнала единичной полярности ), динамический 9-триггер 4.переключается, в состояние "1", что равносильно выдаче сигнала переноса в виде перепада с "0" на "1" на входе 8, Таким образом, перенос из младшей части в старшую передается только в режиме счета обеих частей, обеспечивающем последовательное соединение счетчиков и во время подачи счетных им"пульсов).3200290 7869/55 Тираж 709 ВНИИПИ Государственног по делам изобретени 33035, Москва, Ж, Зак Подо комитета СССРй и открытийРаушская наб., д исное 5. Проектная,4 Патент", г.ужгород ал ППП Составитель Г.Пономарева Редактор В.Петраш Техред О.Неце Корректор И.Муск ЪИ