Устройство для декодирования корректирующих циклических кодов

;ф т1, аЛЬю: САНИЕ ИЗОБРЕТЕНИЯ У ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРыт АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССР В 1190524, кл. Н 03 М 13/02, 1983. (54) УСТРОЙСТВО ДЛЯ ДЕКОДРОВАНИЯ КОРРЕКТИРУЗМЩИХ ЦИКЛИЧЕСКИХ КОДОВ (57) Изобретение м,б. использовано в системах стартстопной передачи . сигналов на фоне помех, По отношению к авт.св. В 190524 повышается по- . мехоустойчивость путем исправления как ошибок, так и стираний информационных символов. Устройство содер 801249709, А шит два буферных регистра (Р) 1 и 2, распределитель 3, элементы совпадения (ЭС) 4, 5, 15, 16 и 17, элементы ИСКЛ 10 ЧАЮЩЕЕ ИПИ 6, два элемента ИЛИ 7 и 8, два счетчика 9 и 18, генератор 1 О импульсов, триггеры (Т) 11-14, кодирующий Р 19, запоминающий Р 20 и К -разрядный Р 21 выдачи кода. Если на одном из циклов работы распределителя 3 счетчик 9 не. досчитал до своего предела, счета, то порченная ошибками и стираниями кодовая комбинация д.б. декодирована в комбинацию, записанную в соответствующий момент в запоминающем Р 20. Цель достигается введениемР 2, ЭС 5,Е элемента ИЛИ 8 и Т 14. 1 ил.249709 2 50 55 1 1Изобретение относится к областипередачи дискретной информации поканалам связи, может быть использовано в системах стартстопной передачи сигналов на фоне помех, в частности.в системах телеуправления ителеконтроля радиовещательного оборудования с передачей кодовых сигналовпо занятым вещательным каналам, иявляется усовершенствованием устройства по авт.св. У 1190524.Цель изобретения - повышение помехоустойчивости путем исправлениякак ошибок, так и стираний информационных символов.На чертеже представлена структурная электрическая схема устройствадля декодирования корректирующих циклических кодов,Устройство содержит буферный регистр 1, дополнительный буферныйрегистр 2, распределитель 3, элементы 4 -4 совпадения, дополнительныеэлементы 5,-5 совпадения, элементыИСКЛЮЧАЮЦЕЕ ИЛИ 6,-6, элемент ИПИ 7,дополнительный элемент ИЛИ 8, первыйсчетчик 9, генератор 10 импульсов,первый 11, второй 12, третий 13 идополнительный 14 триггеры; (в+1)-й,(и+2)-й и (п+3)-й элементы 15-17совпадения, второйсчетчик 18, кодирующий 19 и запоминающий 20 регистры и К-разрядный регистр 21 выдачи кода.Устройство для декодирования корректирующих циклических кодов работает следующим образом.Первоначально второй триггер .12находится в состоянии "0", с инверсного выхода которого на вход установки в исходное состояние второгоксчетчика 18 до 2 , кодирующего 19и запоминающего 20 регистров подается сигнал, устанавливающий их в состояние "0". Принимаемая на первыйвход и-символьная двоичная кодоваякомбинация записывается в буферныйрегистр 1, а с второго входа в дополнительный буферный регистр 2 за писывается информация о наличии илиотсутствии стираний символов, аименно в соответствующие стираемымсимволам разряды дополнительного бу. ферного регистра 2 записываются "1",а в остальные "0", По окончании записи демодулированной кодовой, комбинации в буферный регистр 1 и в дополнительный буферный регистр 2 начинается процесс декодирования. На вход запуска подается сигнал, переводящий второй триггер 12 в состояние "1", в результате чего отпирается (п+2)-й элемент 16 совпадения, 5через который сигналы от генератора 10 импульсов поступают на входраспределителя 3, который действуетциклически, причем;юложительныйпотенциал поочередно появляется наего выходах, начиная с 1-го и кончая(п+3)-м, затем циклы его работы повторяются до тех пор, пока ие за-.канчивается процесс декодирования.При первом цикле работы распределителя 3 сигнал с его (и+2)-го выхода переводит второй счетчик 18 до2 в состояние "1", при втором цикле - в состояние "2" и т.д.Сигнал с (и+3)-го выхода распределителя 3 переписьвает число из второго счетчика 18 в К -информационныхразрядов и-разрядного кодирующегорегистра 19, иэ которого предыдущеечисло переписывается в и-разрядныйзапоминающий регистр 20.Сигнап с (и+2)-го выхода распределителя 3 устанавливает в состояние "1" третий триггер 13, открывающий при этом (и+3)-й элемент 17 совпадения, через который на сдвигающийвход кодирующего регистра 19 поступают (и-к) импульсов от генератора 10импульсов, после чего сигналом с,третий триггер 13 вновь переводитсяв состояние "0", и (и+3)-й элемент 11совпадения запирается до начала следующего цикла. При поступлении на кодирующий регистр 19 (и-к) сдвигающихимпульсов в его ячейках формируется 40одно из слов циклического кода, аименно соответствующее информационным символам, записанным перед этимиз второго счетчика 18.45Один раз за цикл импульсом с(п+3)-. го выхода распределителя 3 очередное кодовое слово переписьваетсяв запоминающий регистр 20. При первом цикле работы распределителя 3 в запоминающем и кодирующем регистрах 20 и 19 оказывается записанной нулевая комбинация, при втором цикле в запоминающем регистре 20 также нулевая комбинация; а в кодирующем регистре 19 проводится вычисление комбинации, соответствующей информационным символам 10..О, причем эта комбинация оказывается в запоми12497094тывается первым счетчиком 9, предела+1счета которого равен 1 1, где а -3нающем регистре 20 на третьем цикле работы распределителя 3 и т.д,кТаким образом, за (2 +1) циклов работы распределителя 3 в запоминающем регистре 20 последовательно появляются все слова данного циклического кода, причем каждое слово сохраняется в запоминающем регистре 20 в течение всего цикла. С помощью и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 -6 кодовое О слово, записанное в запоминающем регистре 20, сравнивается с принятым словом, записанным в буферном регистре 1 При этом сигнал "1" имеется на выходах лишь тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6;, которые соответствуют отличающимся разряда в сравниваемых словах. Поэтому при условии отсутствия. стираний соответствующих символов оказываются открытыми те.из элементов 4, -4 совпадения, которые соответствуют отличающимся разрядам в принятой и одной из 2 эталонных кодовых комбинаций. Если при демодуляции происходит стирание определенных символов, то сигналами с соответствующих выходов дополнительного буферного регистра 2 оказываются заперты соответствующие элементы 4 -4 совпадения, однако открываются соответствующие дополнительные элементы 5,-5 совпадения. За один цикл работы распределителя 3 через открытые элементы 4, -4 совпадения и дополнительные элементы 5,-5 совпадения проходит по одному импульсу с соответствующих выходов распределителя 3.Импульсы с выходов дополнительных элементов 5 -5 совпадения через дополнительньй элемент ИЛИ 8 подаются40 на счетный вход дополнительного триггера 14, работающего в режиме дет;ения частоты на два. Импульсы с выода дополнительного триггера 14, количество которых вдвое меньше коли 45 чества стертых импульсов, объединяются в элементе ИЛИ 7 с импульсамис выходов открытых элементов 4; совпадений. Это суммарное количество"2импульсов, равное 1 + 1 - . (где т - 50Б 1число отличающихся нестертых символов в принятой и соответствующейэталонной кодовой комбинации, записанной в данный момент в запоминающем регистре 20, Б - число стертыхсимволов, а квадратные скобки означают округление в меньшую сторонудо ближайшего целого числа), подсчиминимальное расстояние используемого кода.Корректирующий код, имеющий минимальное расстояние а, исправляет до 1 ошибок и Я стираний в том случае, если 21 + Б а.Таким образом, если на одном из циклов первый счетчик 9 не досчитывает до своего предела счета, то пораженная ошибками и стираниями кодовая комбинация должна быть декодирована в комбинацию, записанную в соответствующий момент в запоминающем регистре 20.Итак, если в течение одного цикла работы распределителя 3 число импульсов на входе первого счетчика 9 преа вышает , то на его выходе формируется сигнал, переводящий первый триггер 11 в состояние "0", в результате чего оказывается запертым (+1) -й элемент 15 совпадения, через который проходит импульс с (и+1)-го выхода распределителя 3, при этом выдача декодированного сигнала не происходит, а сигналы с (и+1) -го и с (н+2) -го выходов распределителя 3 устанавливают первый счетчик 9 и первый триггер 11 соответственно в состояние 01 и 1, подготовив устройство к очередному циклу декодирования.Если число импульсов на входе первого счетчика 9 не превышает а -12 ф то на данном цикле в течение и тактов работы распределителя 3 сигнална выходе первого счетчика 9 не возникает и первый триггер 11 остаетсяв состоянии 1, в которое он был установлен при предьдущем цикле работысигналом с (и+2)-го выхода распределителя 3, В результате к моменту появления импульса на (п+1)-м выходераспределителя 3 остается открытым(и+1)-й элемент 15 совпадения, черезкоторый проходит указанньп импульс,осуществив перепись сигналов из К информационных разрядов запоминающегорегистра 20 в К -разрядный регистр 21выдачи кода, на параллельных выходах которого появляется декодированный К -разрядный информационный код,который сохраняется до декодированияследующего кодового слова. Этот имЗаказ 4339/59Тираж 816Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 2497 пульс (с выхода (и+1)-го элгемента 15 совпадения) переводит второй триггер 12 в состояние "0", при этом устройство возвращается в исходное состояние и процесс декодирования заканчивается. Процесс декодиронания продолжаетсяне более (2 +1) циклов работы распределителя З,.причем может быть закончен на любом из циклон (н зависимости. от того, какое слово 1 О принимается),Формула изобретенияУстройство для декодирования кор,ректирующих циклических кодов по 15 авт,св. В 1190524, о т л и ч а ю - щ е е с я тем, что, с целью повышения помехоустойчивости путем исправления как ошибок, так и стираний сим- волов, в него введены дополнительный 20 буферный регистр, и дополнительных 09 бэлементов совпадения, дополнительныйэлемент ИЛИ и дополнительный триггер,при этом прямые выходы дополнительного буферного регистра подключены кпервым входам соответствующих и дополнительных элементов совпадения,к вторым входам которых подключенысоответствующие выходы распределителя, а выходы и дополнительных элементов совпадения через дополнительныйэлемент ИЛИ подключены к счетномувходу дополнительного триггера, выход которого подключен к (и+1)-мувходу элемента ИЛИ, причем инверсныевыходы дополнительного буферного регистра подключены к дополнительнымвходам соответствующих элементовсовпадения а вход дополнительногобуферного регистра является дополнительным входом демодулированногосигнала.