Устройство для декодирования кода рида-соломона 15, 12

СЭОЗ СОВЕТ СОЦИАЛИСТ РЕСПУБЛИН х 9 О 54 д 1 4 Н 03 М НИЯ ТВ ОМУ СВИДБТ Н АВТи, В Л. Т Си 19 16, У р. 35,Блох Э.Л., Зяб ные каскадные ко теория связи, вып 1976, с, 109-121, (54) УСТРОЙСТВО Д КОДА РИДА-СОЛОМОН (57) Изобретение лительной технике лов В.В. Ободы. Статистич5 М.: Свярис. 3.41.ЛЯ ДЕКОДИРОВА (15,12)относится кЕго исполь ская й 1 ИЯ т сократит ф-лы, 11 вычис зов ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗОБ(56) УЕЕЕ Бреста ние в аппаратуре обработки и передачи информации позволяет повысить быстродействие и сократить объем оборудования. Устройство содержит первый блок регистров 1, сумматор 2, генератор 3 элементов поля СР (2 ), блок 4 вы гнсления поправок, блок 8 вычисления синдромов и блок 10 вычисления локатора ошибки, Введение счетчика 5, кольцевого блока регистров, блока 7 выбора режима и второго блока регистров 9 обеспечивает конвейерный принцип обработки, т.е, совмещение во времени обработки двух кодовых слов, а выполнение блоков 4, 7,10 в виде комбинационных схем позволяе ь обьем оборудования.5 з,п ил.плексора и второго перемножителяв поле С Г ( 2") являются соответственно вторыми и третьими ьыхода-ми блока. 17 1290540элемента ИЛИ -НЕ, выход второгоэлемента ИЛИ -НЕ через четвертыйэлемент НЕ подключен к первомувыходу блока выходы пятого мульти -1290540 и Составитель О. Ревинскийедактор В. Ковтун Техред И.Попович , Корректо ьи каз 791 7/5 е оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Тир 11 ИЙПИ Го с у по делам 13035, Мосж 921 арств иэобр ва, Ж Подписнного комитета СССРтений и открытий35, Раушская наб., д129054Изобретение относится к вычислительной технике и может быть использовано в аппаратуре обработки и передачи информации.Цель изобретения - повьппение быстродействия и упрощение устройства.На фиг. 1 приведена блок-схема устройства; на фиг. 2-6 - функциональные схемы соответственно блока вычисления синдромов, кольцевого блока регистров, блока вычисления поправок, блока выбора режима и блока вычисления локатора ошибки; на фиг, 7 и 8 - принципиальные схемы возможного выполнения перемножителя15 в поле ОУ(2 ) и преобразователя в4обратный код; на фиг. 9 - порядок записи локаторов стираний в кольцевой блок регистров; на фиг. 10, 11 порядок сдвига этих локаторов в20 кольцевом блоке регистров,Устройство для декодирования кодаРида-Соломона (15,12) содержит первый блок 1 регистров, сумматор 2,генератор 3 элементов поля ОР(2 ),блок 4 вычисления поправок, счетчик5, кольцевой блок б регистров, блок7 выбора режима, блок 8 вычислениясиндромов, второй блок 9 регистров 30и блок 10 вычисления локатора ошибки,На фиг. 1 обозначены также информационные входы 1, вход 2 сигналастираний, входы 3, 14 блочной итактовой синхронизации, первые и второй выходы 15,16.Первый блок 1 регистров выполненна пятнадцати 4-разрядных регистрах,выходы каждого предыдущего регистрасоединены с соответствующими информационными входами последующего. Информационные входы первого из этихрегистров являются информационнымивхода;1 и блока 4 входы синхронизациивсех регистров объединены и являются 45тактовым входом блока, выходы пятнадцатого регистра являются выходамиблока,Сумматор 2 осуществляет поразрядное суммирование двух 4-разрядных . 50асимволов в поле ОУ(2 ) и состоит изчетырех сумматоров по модулю два,первые и вторые входы которых являют.ся соответствующими входами сумматора, а выходы всех сумматоров по модулю два - его выходами,Генератор 3 элементов поля ОЕ(2 )представляет собой 4-разрядный кольцевой регистр сдвига с сумматором 0по модулю два, включенным между третьим и четвертым разрядами, выходчетвертого разряда соединен с вторымвходом сумматора по модулю два, Выходы разрядов этого регистра являются выходами генератора,Счетчик 5 - 4-разрядный на 0-триггерах, причем информационный входпервого разряда триггера соединен сшиной логической единицы, Управляющий и счетный входы счетчика подключены к входам элемента И, выход которого соединен с тактовыми входамиФвсех разрядов,Блок 8 вычисления синдромов содержит (фиг. 2) три регистра 17-9, трисумматора 20-22 в поле ОЕ(2 ) ишесть сумматоров 23-28 по модулюдва (элементы ИСКЛОЧЛИЩЕЕ ИЛИ). Нафиг, 2 обозначены информационные входы 29, тактовый вход 30. вход 31 блочной синхронизации, первые, вторые,третьи выходы 32-34, Сумматоры 20-22идентичны сумматору 2, Соответствующее подключение сумматоров 23-28по модулю два обеспечивает подачуна первые входы сумматоров 20-22символа с выходов соответствующегорегистра 17-19, умноженного соответственно на единичный,.второй и третий элементы поля ОР(2 ).Кольцевой блок б регистров включает (фиг. 3) шесть регистров 35-40,четыре элемента 4144 ИЛИ-НЕ, сумматор 45 по модулю два, элементы 46,47 И-НЕ и И, два элемента 48, 49 НЕи мультиплексор 50, На фиг. 3 обозначен также информационные входы 51,первый, второй, третий и четвертьпуправляющие входы 52-55, вход 56синхронизации, тактовый вход 57, первые, вторые, третьи выходы 58-60,Вторые управляющие входы 53 соответствуют первому и второму разрядам4-разрядного символов, третьи управляющие входы 54 - второму и третьимразрядам. Мультиплексор 50 по сигналу на том или ином управляющем входеосуществляет подключение к своимвыходам соответствующих информационных входов,Второй блок 9 регистров представляет собой четыре 4-разрядных регистра, информационные входы и выходы которых являются соответствуюпими информационными входами и выходами блока 9, а входы синхронизации регистровобъединены и являютгя входом синхронизации блока.312905Блок 4 вычисления поправок содержит (Фиг. 4) сумматоры 61-64 в поле С(2), коммутаторы 65-67, перемцожители 68-70 в поле СГ(2 ), мультиплексор 71, преобразователь 72 в обратный код, элементы 73-78 ИЛИ-НЕ, элемент 79 И-НЕ и элементы 80-82 НЕ.На фиг, 4 обозначены также информационные входы 83-88 с первых по шестые, первые и второй управляющие вхо О ды 89,90, первые, второй, третий и четвертый выходы 91-94, Первые управляющие входы 89 соответствуют второму и третьему разрядам 4-разрядного символа. Мультиплексор 71 идецти чец мультиплексору 50 блока 6, сумматоры 61-64 идентичны сумматору 2, Коммутатор 67 выполнен ца четырех элементах И, первые входы которых являются информационными, а объеди ненцые вторые - управляющими входами коммутатора, Б коммутаторах 65 и 66 в отличие от коммутатора 67 четвертый элемент И заменен ца элемент ИЛИ, первый вход которого является четвер тым разрядом информационных входов коммутатора, а к его второму входу через элемент НЕ подключен управляющий вход коммутатора.Блок 7 выбора режима содержит 30 (фиг. 5) перемцожители 95-97 в поле СР(2"), сумматоры 98-101, коммутатор02, сумматор 103 по модулю два, элементы 104-108 ИЛИ-НЕ, элементы 09- 112 НЕ, и элементы 13-15 И-НЕ. На Д 5 фиг. 5 обозначены также информационные входы 6-120 с первых по пятые, первые и второй управляющие входы 121, 122, первые, вторые, третьи, четвертые и пятый выходы 123-127, 40 Сумматоры 98-101 в ноле СР(2 ) идентичны сумматору 2, а коммутатор 102 - коммутатору 67 блока 4. Блок О вычисления локатора ошиб ки содержит (фиг. 6) квадратор 128, преобразователи 129, 130 в обратный код, мультиплексоры 131-135, перемножители 136, 137 в поле СГ(2 ), сумматоры 138, 139 в поле СР(2"), элемен ты 140-42 ИЛИ-НЕ и элементы 43- 146 НЕ. На Фиг. 6 обозначены также инФормационные входы 147-53 с первых по седьмые, первые, второй итретий управляющие входы 154-156, 55 первый, вторые и третьи выходы 57. - 159. Первые управляющие входы 154 соответствуют первому, второму и третьему разрядам 4-разрядного символа. 404Квадратор 128 выполнен ца двух сумматорах по модулю два, первые входыкоторых являются соответственно первым и вторым разрядами входов у квадратора, а выходы - первым ц третьимразрядами со его входов, третий входной разряд квадратора подключен ковторому входу первого сумматора помодулю два и второму выходному разряду, четвертый входной разряд соединенсо вторым входом второго сумматорапо модулю два и четвертым выходнымразрядом квадратора. Мультиплексоры131-135 цалогичны мультиплексору 50блока 6 сумматоры 138, 139 в полеСГ(2 ) идентичны сумматору 2.4Перемножители 68-70, 95-97, 36,137 в поле СГ(2 ) блоков 4,7,10 могутбыть выполнены (Фиг, 7) на элементах160 И-НЕ и сумматорах 61 по модулюдва. На Фцг. 7 обозначены поразрядно первые входы 162-165, вторые входы166-169 и выходы 70-173.Преобразователи 72, 129 ц 30 блоков 4,10 могут быть выполнены(фиг. 8) на элементах 74 НЕ, элементах 175 И-НЕ, сумматорах 176 по модулю два и сумматорах 177 по модулюдва с инверсией (элементах эквива-.лентности). На Фиг. 8 обозначены поразрядно входы 178-181 и выходы 182185.Устройство для декодирования кодаРида-Соломона (15,12),работает следующим образом,Кодовое слово состоит иэ пятнадцати символов, двенадцать из которых - инФормационные, а три - проверочные. Каждый символ - 4-разрядный,что обусловливает разрядность входови выходов соответствующих блоков иэлементов устройства, Кодовое словопоступает последовательно, символ эасимволом, на информационный вход 11,,с которого символы поступают на информационные входы первого блока 1регистров и блока 8 вычислениясиндромов, Каждый входной символсопровождается по входу 14 сигналомтактовой синхронизации, по которомупроисходит запись символа в блоке 1и сдвиг ранее записанных в негосимволов. Таким образом, через пятнадцать тактов записанный символпоступает ца выход первого блока 1. Сигнал стирания поступает на вход 12 устройства положительным уровнем, , сопровождая очередной вводимый329054 1001101 1111 1110 011 010 010 1011 1100 0130 0011 1000 О 00 0030 0001 С генератора 3 элементы поля поступают на информационные входы 53 блока 6 (фиг. 3) и в случае положительного уровня. сигнала стирания, поступающего на четвертый управляющий символ, и по тактовому синхросигналузаписывается единицей в счетчик 5;31 оследний сбрасывается перед поступлением первого символа кодового словасигналом блочной синхронизации, по-ступающим на вход 13 устройства. Таким образом, после приема 15 символов число единиц в счетЧике 5 определяет число стираний в кодовом слове. 30Символы кодового слова, сигналытактовой и блочной синхронизации поступают на входы 29-31 блока 8 вычисления синдромов (фиг. 2),.причем сигнал блочной синхронизации обнуляет 35регистры 17-19, а сигнал тактовойсинхронизации стробирует поступающие символы. Вычисление синдромовпроисходит по формулеБ.= а;(Р ) = ( (Ра,+а )+-,)-й элемент поля ОР(2 ).Генератор 3 элементов поля ГР(2")вырабатывает номер текущего входного символа в виде элемента поля, причем счет происходит в обратном порядке. По сигналу блочной синхронизации в разряды генератора 3 записывается код 100, соответствующийпятнадцатому элементу поля, в течение последующих пятнадцати тактовгенератор 3 вырабатывает следующиекоды:12 4034567 458910132 5033415 О бвход 55, происходит запись элементаполя в соответствующий регистр 35-37.Сигнал тактовой синхронизации по входу 57 стробирует запись в регистры35-37, а сигнал блочной синхронизации с входа 56 сбрасывает содержимоерегистров 35-37 перед приемом следующего кодового слова. Сигналы сосчетчика 5 поступают на вторые управляющие входы 53, Обозначим за Хномер первого стертого символа в виде элемента поля О 1(2 ) (локатор первого стирания), за Х - локатор второго стирания, за Х з - локатор третьего стирания. Порядок записи врегистры 35-37 изображен на фиг. 9,где: а,б,в соответствуют моментампоявления первого, второго и третьего стертых символов.С выходов регистров 35-37 значениялокаторов подаются на входы соответствующих регистров 38-40 и запоминаются по сигналу блочной синхронизации с входа 56.Значения синдромов и число стираний запоминаются во втором блоке 9регистров по сигналу блочной синхронизации и хранятся там в течениепоследующих пятнадцати тактов, вовремя приема следующего кодовогослова и .вычисления следующих синдромов локаторов стираний и подсчетачисла стираний, Таким образом, вычисление поправки к символам кодовогослова совмещено во времени с обработкой следующего кодового слова, т.е.реализуется конвейерный способ обраСотки,Значения стираний и ошибки У Уд ф Увычисляются на основе синдромов, локаторов стираний и числа стираний, которые связаны системой нелинейных уравнений ,Х,+. Х + Х =Б, У Хз+У Х+У Хз:БззРассмотрим возможные случаи решения этой системы уравненийПоступило три стирания, Решая уравнение относительно У), получаемБ Х,Х,+Б,(Х +Х,)+Б ъ Х (Х,+Х,)(Х +Х ) я,л,т,+в,(х +У. ), Я, Х Х+Б,(Х,+Х )В, 2. Поступило.два стирания и, если в этом случае присутствует хотя бы7 1290540 одна ошибка, то исправление невозможно, Решая уравнение, получаем, что х 3=0, еслиБ, Х, Х +Б (Х, +Х )+Б =О. 35 Таким образом, в случае неравенства приведенного выражения нулю блок 7 вырабатывает сигнал отказа от декодирования на втором выходе 16 устройства. Если исправление возможно, 10 то значения стираний вырабатываются по формулам3. Поступило одно, стирание, воз можно исправление только одной ошибки, ЕслиХ,Б+Б =О и Х,Б,+Я =О,то ошибок нет и вычисляется значение стирания 20 БХ,Если ХЯ +Б =О, либо Х,Б,+Я =О, тоблок 7 вырабатывает сигнал отказа от декодирования, еслиХ,Я +Я ФО и Х,Б, +Б ФО,то присутствует только одна ошибка,Локатор ошибки вычисляется по формуле(Я 1 Х,+БЗ)значения стиранияь (я х+я,х,+в,)+(х ч,+я,) 4. Стирания отсутствуют, Возможно исправление только одной ошибки. 40 Сигнал отказа вырабатывается, если хотя бы один иэ синдромов равен нулю, или Ба Яз-- ФБ, Б, 45Если отказа нет, тоБ , Б,Х = ХЯ,Х,Локаторы Х ошибок вычисляютсяв блоке 10 на основе вышеприведенных 50соотношений. В блоке 4 вырабатываются значения У, обеспечивающие воэможность исправления очередного символа,поступающего с первого блока 1 насумматор 2, Исправление заключаетсяв поразрядном сложении по модулю двапоступивших символов и значения У,после чего результат суммированияпоступает на выходы 15 устройства. 8При исправлении в сумматоре 2 очередного символа, со второго выхода 92 блока 4 вычисления поправок на первый управляющий вход 52 кольцевого блока 6 регистров поступает сигнал, разрешающий кольцевую перезапись локаторов, что обеспечивает вычисление следующей поправки. Порядок кольцевого сдвига в случае приема двух и трех стираний представлен на фиг. 10 и 11 соответственно. Сигнал отказа от декодирования с блока 7 поступает на второй выход 16 устройства.Использование конвейерного принципа обработки, т.е. совмещения, во времени обработки двух кодовых слов в сочетании с выполнением блоков 4,7 10 в виде комбинационных схем, т,е. жестким аппаратным способом, обеспечивают с одной стороны повьппение быстродействия устройства, а с другой - сокращение объема его оборудования,1(роме того, в устройстве не требуется дополнительной внутреннейсинхронизации, что позволяет применять устройство для декодирования в широком диапазоне скоростей передачи. Формула изобретения 1, Устройство для декодирования кода Рида-Соломона (15,2) содержащее первый блок регистров, информационные входы которого объединены с соответствующими информационными входами блока вычисления синдромов, вход блочной синхронизации которого объединен с входом обнуления "генератора элементов поля СР(2 ) и является входом блочной синхронизации устройства, тактовые входы блока вычисления синдромов, генератора элементов поля СГ(2 ) и первого блока регистров объединены и являются входом тактовой синхронизации устройства, выходы первого блока регистров подключены к соответствующим первым входам сумматора, блок вычисления локатора ошибки и блок вычисления поправок, первые выходы которого подклюЧены к соответствующим вторым вхо" дам сумматора, выходы которого являются первыми выходами устройства, отличающееся тем,что, с целью повышения быстродействия иупрощения устройства, в него введенысчетчик, второй блок регистров, блоквыбора режима и кольцевой блок регистров, выходы генератора элементовполя СР(2 ) подключены к соответствующим информационным входам кольцевого блока регистров и первым информационным входам блока вычисленияпоправок, второй выход которого соединен с первым управляющим входом Окольцевого блока регистров, первыевыходы которого соединены с соответствующими вторыми информационными вхо -дами блока вычисления поправок, выходы счетчика подключены к соответ,ствующим вторым управляющим входам,кольцевого блока регистров и первыминформационным входам второго блокарегистров, первые, вторые и третьивыходы блока вычисления синдромов 20соединены соответственно с вторыми,третьими ичетвертыми информационнымивходами второго блока регистров, первые выходы которого подключены к соотвествующим третьим управляющим , 25входам кольцевого блока и первым управляющим входам блока вычисленияпоправок, блока выбора режима и блока вычисления локатора ошибки, первый выход которого соединен с вторым 30управляющим входом блока выбора режима, вторые, третьи и четвертые выходы второго блока регистров подключенысоответственно к первым, вторым итретьим информационным входам блокавыбора режима и блока вычисления локатора ошибки, вторые и третьи выходы которого соединены соответственнос третьими и четвертыми информационными входами блока вычисления поправок, третий и четвертый выходы которого подключены соответственно квторому и третьему управляющим входам блэка вычисления локатора ошибки,вторые выходы кольцевого блока регистров подключены к соответствующимпятым информационным входам блока вычисления поправок и четвертым информационным входам блока выбора режима, третьи выходы кольцевого блокарегистров соединены с соответствующими шестыми информационными входамиблока вычисления поправок и пятымиинформационными входами блока выборарежима, первые - четвертые выходы которого подключены соответственно кчетвертым - седьмым информационнымвходам блока вычисления локатораошибки, пятый выход блока выбора режима подключен к второму управляющему входу блока вычисления поправоки является вторым выходом устройства,информационные входы первого блокарегистров являются информационнымивходами устройства, входы синхронизации второго и кольцевого блоковрегистров и вход обнуления счетчикаподключены к входу блочной синхронизации устройства, счетный вход счетчика и тактовый вход кольцевогоблока регистров подключены к входутактовой синхронизации устройства,управляющий вход счетчика и четвертый управляющий вход кольцевого блока регистров объединены и являютсявходом сигнала стирания устройства,2. Устройство пс и. , о т л и ч а ю щ е е с я тем, что блок вычисления синдромов выполнен на первом, втором и третьем регистрах, сумматорах по модулю два с первого по шестой и первом, втором и третьем сумматорах в поле СР(2 ), выходы которых подключены к соответствующим информационным входам соответствующих регистров, выходы с первого по четвертый каждого регистра являются соответствующими разрядами соответствующих выходов блока, первый выход первого регистра соединен с первым входом первого сумматора по модулю два, четвертый выход первого регистра соединен с первым входом первой группы первого сумматора в поле15 Т(2 ) и вторым входом первого сумматора по модулю два, выход которого годключен к второму входу первои группы первого сумматора в поле С(2 )., второй и третий выходы первого регистра соединены соответственно с третьим и четвертым входамИ первой группы первого сумматора в поле Г"(2), третий выход второго регистра подключен к первому входу первой группы второо сумматора в поле СГ(2 , и первому вхэду второго сумма 1тора по модулю два, выход которого соединен с вторым входом первой группы второго сумматора в поле СР(2 1), первый выход второго регистра подключен к первому входу третьего сумматора по модулю два, выход которого соединен с третьим входом первой группы второго сумматора в поле СР(2 ), второй выход второго регистра соединен с четвертым входом первой группы второо сумматора в поле4, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок вы.числения поправок выполнен на сумматорах в поле СР(2 ), перемножителях4в поле СР(2 ), мультиплексоре, преобразователе в обратный код, коммутаторах, элементах ИЛИ-НЕ, элементах , НЕ и элементе И-НЕ, выходы первого4 и второго сумматоров в поле СР(2 ) соединены с соответствующими входами соответствующих элементов ИЛИ-НЕ, выходы третьего и четвертого сумматоров в поле СР(2) подключены к соответствующим информационным входам соответственно первого и второго 11 12905 СР(2) , четвертый выход второго регистра подключен к втормы входам второго и третьего сумматоров по модулю два, первый выход третьего регистра соединен с первым входом шестого 5 сумматора по модулю два, второй выход третьего регистра соединен с первым входом первой 1 руппы третьего сумматора в поле СР(2 ") и первымвходом четвертого сумматора по моду- О лю два, выход которого соединен с вторым входом первой группы третьего сумматора в поле СР(21), третий выход третьего регистра подключен к второму входу четвертого и первому входу 15 пятого сумматоров по модулю два, четвертый выход третьего регистра соединен с вторыми входами пятого и шестого сумматоров по модулю два, выходы которых подключены соответст венно к третьему и четвертому входам первой группы третьего сумматора в поле СР(2), входы второй группы всех сумматоров в поле СР,2 ) со( ответственно объединены и являются соответствующими информационными входами блока, входы синхронизации и входы обнуления всех регистров соответственно объединены и являются соответственно тактовым входом и 30 входом блочной синхронизации блока,3, Устройство по п, , о т л и -ч а ю щ е е с я тем, что кольцевойблок регистров выполнен на регистрах, 5мультиплексоре, элементах ИЛИ-НЕ,элементах НЕ, элементе И, сумматорепо модулю два и элементе И-НЕ, выходкоторого соединен с первыми входамипервого, второго и третьего элементов ИЛИ-НЕ, выходы которых подключенык входам синхронизации соответствующих регистров, выходы которых подключены к соответствующим первым информационным входам соответственночетвертого, пятого и шестого регистров, первые входы синхронизации которых объединены с входами обнуленияпервого, второго и третьего регистров и являются входом синхронизациикольцевого блока регистров, выходсумматора по модулю два соединен, свторым входом третьего элемента ИЛИНЕ, выход элемента И подключен квторым входам синхронизации четвертого, пятого и шестого регистров,выходы четвертого регистра соединеныс соответствующими первыми информационными входами мультиплексора,0 12выходы пятого регистра подключены ксоответствующим вторым информационнымвходам четвертого регистра и мультиплексора, выходы которого соединеныс соответствующими вторыми информационными входами шестого регистра,выходы которого подключены к соответствующим вторым информационным входампятого регистра, выход первого элемента НЕ соединен с первым входомчетвертого элемента ИЛИ-НЕ, выходкоторого подключен к первому управляющему входу мультиплексора и черезвторой элемент НЕ - к второму управляющему входу мультиплексора, информационные входы первого, второго итретьего регистров соответственнообъединены и являются соответствуюшими информационными входами кольцевого блока регистров, первые входыэлементов И и И-НЕ объединены и являются тактовым входом кольцевогоблока регистров, второй вход элемента И является первым управляющим входом кольцевого блока регистров, вторые входы первого и второго элементовСПИ-НЕ объединены соответственно спервым и вторым входами сумматора помодулю два и являются вторыми управляющими входами кольцевого блока регистров, вход первого элемента НЕ ивторой вход четвертого элемента ИЛИНЕ являются третьими управляющимивходами кольцевого блока регистров,второй вход элемента И-НЕ являетсячетвертым управляющим входом кольцевого блока регистров, выходы четвертого, пятого и шестого регистров являются соответственно первыми, вторыми и третьимп выходами кольцевогоблока регистров,коммутаторов, выходы которых соединены соответственно с первыми и вторы1290540 ми входами первого перемножителя в поле СР(2 ), выходы которого подклю 1чены к соответствующим первым входамвторого перемножителя в поле СР(2 ), выходы которого соединены с соответствующими первыми информационными входами мультиплексора, выход первого элемента ИЛИ-НЕ подключен к первым входам элемента И-НЕ и третьего элемента ИЛИ-НЕ и через первый эле мент НЕ - к первому входу четвертого элемента ИЛИ-НЕ, выходы второго и четвертого элементов ИЛИ-НЕ соедине ны с входами пятого элемента ИЛИ-НЕ, выход которого подключен к первому 15 входу шестого элемента ИЛИ-НЕ, выход которого соединен с управляющим входом третьего коммутатора, выход второго элемента НЕ соединен с вторым входом элемента И-НЕ, выход которого 20 непосредственно и через третий элемент НЕ подключен соответственно к первому и второму управляющим входам мультиплексора, выходы которого через преобразователь в обратный код под ключены к соответствующим первым входам третьего перемножителя в поле СР(2 ), выходы которого соединены с соответствующими информационными входами третьего коммутатора, первые 30 входы первого и второго сумматоров в поле СР(2 ) соответственно объединены и являются первыми ипформационньии входами блока, вторые входы вторых сумматоров и перемножителя в поле СР(2") и первые входы третьего и четвертого сумматоров н поле ОР(2 ) соответственно объединены и являются вторыми входами блока, нторые входы третьего перемножителя н 40 поле СР(2 ) являются третьими инфор мационнымйвходами блока, вторые входы первого сумматора н поле СР(2) и вторые информационные входь 1 мультиплексора соответственно объединены и являются четвертыми информационными входами блока, вторые входы третьего и четвертого сумматоров в поле СР(2 ) являются соответственно пятыми и шестыми информационными входами блока, управляющий вход первого коммутатора и управляющий вход второго коммутатора, объединенный с входом второго элемента НЕ и вторыми входами третьего и четвертого элементов ИЛИ-НЕ, являются первыми управляющими входами блока, второй вход шестого элемента ИЛИ-НЕ является вторым управляющим входом блока, выходы третьего комму 14татора являются:.ервымк выходами блока, выходы шестого элемента 1 ЛИ - НЕ, третьего элемента КЕ и третьего элемента ИЛИ-НЕ являются ссотнетстнекко вторым, третьим и четвертым выходами блока. 5. Устройство по п, 1, О т л и ч а ю щ е е с я тем, что блок выбора Оежима зыпОлкек ка еумматОрах В поле О"(2"), перемкожителях з поле С 1"(2 ), коммутаторе, элементах ИЛИНЕ, элементах И-НЕ, элементах НЕ и сумматоре по модулю дна, выходы коммутатора соединены с соответствующими первыми входами первого сумматора н поле СР(2 ), ныходы перного перемкожителя з поле С(2 ) подключены к соответствующим первым входам вторых пе;емкожителя и сумматора з поле СР(2выходы которого соединены с4;нходамк первого элемента ИЛИ-НЕ, выходы первого сумматора з поле ОР(2) подключены к соотзетстнующкм первым входам третьего перемкожителя н лоле О "(2 1, выходы которого соединены е соотнетстзующими первыми входами третьего сумматора и поле ОР(2), выходы которого подключены к ссотнетнующим входам второго элемента ИЛИНЕ и первым входам четзертого сумматора н поле СР( ), выходы которого соединены с входами третьего элемента ИПИ-НЕ, выходы первого к второго элементов ИЛИ-НЕ подключены к соответствующим входам сумматора помодулю дна, выход которого соедикек с первым входом первого элемента И-НЕ, выход третьего элемента ИЛИ-НЕ через первый элемент НЕ подключен к первому входу нторого элемента И-НЕ, выходы второго и третьего элементоз НЕ соединены с перньГми нхоцамк соотзетстзекко четгертого и и .того элемек 1 ЧИ-НЕ, выходы кО)орых подключены к вторым входам соответственно первого и второго элементов И-НЕ, зыходы которых и выход четвертого элемента НЕ соединены соответственно е перным, вторым и третьим входами третьего элемента И-НЕ, вторые нхоцы первого перемкожктепя н поле с дГЛ 2 ) являются перзымк икформациоккымк входами блок, нторые входы третьего перемкожителя и второго сумг-матора н поле ОР,2 ) соотзетстнек ко объединены и являются нторымк информационными входами блока, вторые входы третьего сумматора н поле1290515ОЕ(2 ) являются третьими информационными входами блока, вторые входы второго перемножителя и первого сумматора в поле. ОЕ(2 ) соответственно объединены и являются четвертыми информационными входами блока, вторые входы первого перемножителя в поле СГ(2 ) и информационные входы коммутатора соответственно объединены и являются пятыми информационными вхо дами блока, вход второго элемента НЕ, управляющий вход коммутатора, объеди - ненный с вторым входом четвертого элемента ИЛИ-НЕ и входом третьего элемента НЕ, второй вход пятого элемента ИЛИ-НЕ и вход четвертого элемента НЕ являются соответствующими первыми управляющими входами блока, четвертый вход третьего элемента И-НЕ является вторым управляющим вхо дом блока, выходы второго перемножителя в поле СР(2 ), выходы второго, третьего и четвертого сумматоров в поле ОЕ(24) и выход третьего элемента И-НЕ являются соответственно пер 25 ными., вторым, третьими, четвертыми и пятым выходами блока. 6, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок вычис ления локатора ошибки выполнен на мультиплексорах, преобразователях в обратный код, сумматорах в поле ОР(2 ), перемножителях в поле СР(2 ), элементах ИЛИ-НЕ, элементах НЕ и квадраторе, выходы которого соединены с соответствующими первыми информационными входами первого мультиплексора, выходы которого подключены к соответствующим первым входам перво го перемножителя в поле Ор(2 ), выходы первого сумматоре в поле СГ(2 ) соединены с соответствующими первыми информационными входами второго мультиплексора, выходы которого че рез первый преобразователь в обратный код подключены к соответствующим входам первого перемножителя в поле ОГ(2 ), выходы третьего мультиплексора соединены с соответствующими 0 первыми входами второго сумматора в поле ОР(2 ), выходы первого пере- множителя в поле СУ(2 ) подключены к соответствующим вторым входам второго сумматора в поле ОГ(2 ) и пер 4 вым информационным входам четвертого мультиплексора, вторые информационные входы которого объединены с соответствующими вторыми информационными 40 16входами второго и первыми информационными входами третьего мультиплексоров и являются первыми информационными входами блока, вторые информационные входы первого мультиплексора и первые и вторые входы первого сумматора в поле СГ(2 ) являются соответственно вторыми, третьими и четвертыми информационными входами блока, входы квадратора, второго преобразователя в обратный код и первые информационные входы пятого мультиплексора соответственно объединены и являются пятыми информационными входами блока, выходы второго преобразователя в обратный код соединены с соответствующими первыми входами второго перемножителя в поле СГ(2 "), вторые входы которого являются шестыми информационными входами блока, выходы подкпючены к соответствующим вторым информационным входам третьего мультиплексора, вторые информационные входы пятого мультиплексора являются седьмыми иформационным входами блока, выходы второго сумматора в поле ОР(2) подключены к соответствующим входам первого элемента ИЛИ-НЕ и третьим информационным входам пятого. мультиплексора, выходы четвертого мультиплексора соединены с соответствующими четвертыми информационными входами пятого мультиплексора, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, выход третьего элемента ИЛИ-НЕ подключен к первому управляющему входу пятого мультиплексора, второй вход второго элемента ИЛИ-НЕ, объединенный с первыми управляющими входами первого, второго, третьего и четвертого мультиплексоров и входами первого и второго элемента НЕ, вход третьего элемента НЕ и первый вход третьего элемента ИЛИ-НЕ, объединенный с вторым управляющим входом пятого мультиплексора, являются первыми управляющими входами блока, третий и четвертый управ" ляющие входы пятого мультиплексора являются соответственно вторым ц третьим управляющими входами блока, выход первого элемента НЕ подключен к вторым управляющим входам первого, второго и третьего мультиплексоров, выходы второго и третьего элементов НЕ соединены соответственно с вторым управляющим входом четвертого мультиплексора и вторым входом третьего