Устройство для кодирования

Изобретение относится к вычислительной технике и может использоваться в системах передачи цифровой информации с обнаружением и исправлением групповых ошибок. 5Цель изобретения - повышение быстФродействия и надежности функционированйя.На фиг. 1 изображена блок-схема 10устройства для кодирования; нафиг2 - 4 - функциональные схемысоответственно формирователя первогопроверочного символа, Формирователяпоследующего проверочного символа иблока управления; на фиг. 5 - временные,диаграммы сигналов.устройство для кодирования содержит сдвиговый регистр 1, основнойэлемент И 2, блок 3 управления, Формирователь 4 первого проверочногосимвола, 2 С - 1 формирователей 5последующего проверочного символа,2 дополнительных элементов И 6,элемент ИЛИ 7, информационный и тактовый входы 8 и 9 и выход 10, Здесь- число ошибок, исправляемых выход 1 тным кодом устройства над полем СР(2 ).Регистр 1 содержит 2 ш разрядов, выходы ш первых его разрядов подключе- З 0ны к информационным входам блокй 3управления и формирователя 4.Формирователь 4 первого проверочного символа содержит (фиг. 2) первыйвторой и третий буферные регистры11-Й, вычитатель 14, преобразователь 15 кода, сумматор 16 и регистр17 сдвига.Формирователь 5 последующего проверочного символа содержит (фиг. 3)вычитатель 18, преобразователь 19кода, первый и второй буферные регистры 20 и 21, сумматор 22 и регистр23 сдвига.Блок 3 управления содержит (фиг.4) счетчик 24, дешифратор 25, три элемента ЗАПРЕТ 26, первый элемент И 27 и 21+1 вторых элементов И 28, информационные входы 29, выходы 30-40 с первого по (2+9)-й.50Буферные регистры 11 - 13 формирователя 4 и буферные регистры 20 и 21 формирователя 5, а также регистры 17 и 23 сдвига формирователей 4 и 5 имеют по ш разрядов, Преобразо ватели 15 и 19 кода формирователей 4 и 5 осуществляют над входной велич(у)г чиной Е преобразование с ) = 19 оС где с е СР(2) - примитивный элемент поля СР(2 ), О+ - сложение по модулю два. Вычитатели 14 и 18 и сумматоры 16 и 22 Формирователей 4 и 5 осуществляют соответствующие операции по модулю 2 -1. Первые входы вычитателя 18 каждого 1 -го формирователя 5, где 1Г 1, 2-1, являются инфор" мационными входами Формирователя 5, вторые входы вычитателя 18 при этом соединены с шинами источников логических уровней в соответствии с двоичным кодов номераданного формирователя 5.На фиг5 показаны следующие сиг" налы: а - тактовые импульсы на тактовом входе 9, также на первом выходе 30 блока 3, б - к в . сигналы на выходах 31-39 соответственно с второго по девятый блока 3, л и м - сигналы на выходах (2 С)-го и (2)-го элементов И 28 блока 3, т.е. на (2 й+7)-м и (2+8)-м выходах этого блока 3, н - сигнал на (2 с+9)-м выходе 40 блока 3 управления.Принцип действия устройства для кодирования заключается в следующем.Информация, подлежащая кодировайию, разбивается на блоки по 2 -1 ш-разрядных символов в каждом, являющихся показателями степени примитивного элементаЫЕСР(2 ) - корня непроводимого многочлена степени ш. Обозначим информационные символы К х=02 - 2, проверочные символы К , 3 = 22-12 + 2 И), где й - число исправляемых кодом ошибок.Тогда первый проверочный символ по" лучается из соотношенияо к 1 К в ы:р ы =кЕЫ Ооы "-, (1)1=0где О+ и Ж - суммирование в полеСР(2) .Введем функцию(2) такую, чтоо(1 О+ас . Тогда с о+д.сс (1 О+д 1 ) щ1 (ко к 1: 1 далее 1к (о +к) ц1275732 По сигналу с выхода 32 блока 3,производится перепись на регистр 12второго (К) информационного символа, а по сигналу с выхода 34 блока3 (фиг. 5 д) - передача содержимогорегистра 17 с преобразованием его впреобразователе 15 кода в регистр13. Одновременно по сигналу с выхода 37 блока 3 (фиг. 5 ) производится сложение на сумматоре 22 содержимого регистра 20 с нулем регистра 21 и запись результата на регистр 23,Третий цикл аналогичен второмуза исключением того, что при сложении на сумматорах 16 и 22 оба операнда в общем случае отличны от нуля, и по сигналу с выхода 36 блока3 (фиг.5 зс) осуществляется передача содержимого регистра 23 с преобЬ =К , Ч(Ь ) (2 ) 50 -2 2-2 3Обозначим Ъ;а., - К., тогда а, = К; +(Ь ) а" К.,+ Ч (Ь),5 откуда Ъ, К - К,.+ (Ъ. ) . (2) Уравнение (2) является итерационнойформулой для получения первого проверочного символа.1 ОНачальные условия: Ь Е,- К.Вычисление по формулам (2) и (3),т.еоперации сложения и вычитаниеосуществляют по модулю 2 -1. При этомнужно иметь в виду, что К =. 2 - 1 15% 17не определено в кольце по модулю 2 -1Поэтому(2 -1)+а = 2 " 1,где а ; любой элемент кольца. При 20Т)этом Ы = 0 и К = 2 - 1 изымаются из суммы (1). Для учета этой ситуации в устройство введен элемент И 27 ,фиг, 4), выдающий запрет на выдачу управляющих сигналов с блока 3 уп равления.Остальные 1 -е проверочные символы получают из соотношения: ъ Х 22 +Ч, - К.+1130С =0 оС1=035 где 1 = 12 й. Аналогично формуле (2) получим: лЬ,= К. + 1 (-1)-К, - 1 1 + Ч (Ь.,) 40- К, -Ч- К.+ч (Ь. ) (5)1-1Начальные условия: Ъ К -К - Ч (6)1 О 1Окончательный результат по формулам (1) и (4) получается на 2 -мтакте ( = 2-1), В. этом такте форму.лы (2) и (5) примут вид: и. Ь = К,+ (2 -2)+ Ч(Ь ) (5 ) 2 -2 2 -2 Устройство для кодирования работает следующим образом. (На фиг. 5представлена временная диаграмма работы устройства при ш=4 и й = 7). На вход 9 устройства поступают блоки информации по 60 разрядов в сопровождении тактовых импульсов (фиг. 5), затем 56 тактов следует пауза для заполнения ее проверочными символами.Первые 4 такта следует 0-й цикл, в течение которого заполняются первые 4 разряда сдвигового регистра 1, содержащего в рассматриваемом примере восемь разрядов. Затем следует 1-й цикл (5,6,7,8 такты), где по сигналу с второго выхода 31 блока 3 (фиг. 56) производится запись на регистр 11 первого символа информации и затем по сигналу с выхода 32 бло-. ка 3 (фиг, 56) - его перепись с ре,гистра 11 на регистр 12.В следующем, втором цикле (9, 10, 11, 12 такты),.производится вычитание из содержимого (К,) регистра 12 записанного в регистре 11 второго (К ) инФормационного символа на вычитателе .14, сложение полученного результата с нулем регистра 13 насумматоре 16 и запись результата на регистр 17 по сигналу с выхода 33 блока 3 (фиг. 5 г). Одновременно по сигналу с выхода 35 блока 3 (фиг.5 е) результат вычитания с вычитателя 14 через вторые выходы формирователя 4 первого проверочного символа поступает на информационные входы формирователей 5 последующего проверочного символа, в которых на вычитателях 18 производится вычитание номера 1 формирователя 5 и запись полученной разности на регистр 20.1275782 5разованием в преобразователе 19 кода в регистр 21.Циклы с 4-го по 15-й аналогичны третьему. При этом в 15-м цикле после передачи содержимого регистра 11 на регистр 12 регистр 11 обнуляется.Далее, в 16-м цикле по сигналу с выхода 33 блока 3 на вычитателе 14 из содержимого регистра 12 вычитается нуль регистра 11 (формула 2 ) и ре эультат (содержимое регистра 12) йа сумматоре 16 складывается с содержимым регистра 13. Результат сложения, являющийся первым проверочным символом, записывается на регистр 17. Одновременно с вычитателя 14 информация поступает на вычитатель 18 где производится вычигтание величины - 1(2 -2)=(-(2 -21=так как -(2 -2)=(2 -1)-(2 -2)=1По сигналу с выхода 35 блока 3 результат вычитания записывается на регистр 20. Одновременно, по сигна" лу с выхода 36 блока 3 производится перепись содержимого регистра 23 (от предыдущего цикла) на регистр 21 с преобразованием в преобразователе 19. И, наконец, на сумматоре 22 производится сложение содержимого регистров 20 и 21. Результат сложения, являющийся 1 +1-р проверочным символом, записывается на регистр 23 по сигналу с выхода 37 блока 3.В каждом цикле работы устройства на элементе И 27 производится анализ35 очередного символа. Если анализируемый символ равен "1111"(ф ), то в блок 3 управления элементы ЗАПРЕТ 26 запрещают выдачу сигналов с выходов 32"34 блока 3, при,этом обнуляетсярегистр 11. Начиная с 2-го цикла и до конца 16-го цикла по сигналу с выхода 38 блока 3 (фиг. 54 производится вы 45 дача информационных символов с пер,вого выхода сдвигового регистра 1 через основной элемент И 2 и элемент ИЛИ 7 на выход 10 устройства. В 17-м цикле по сигналу с выхода 39 блока 3 (фиг. 5 к) аналогично производится выдача первого проверочного символа, в 18-м цикле - второго проверочного символа и т.д. по сигналу с выхода 40 блока 3 (фиг. 5 ) четырнадцатого проверочного символа, Начало выдачи тринадцатого проверочного символа совпадает с началом обработки следующего блока информации. 6Таким образом, представление информации в виде показателей степенипримитивного элемента сс поля СГ(2 ,являющегося корнем неприводимогомногочлена степени ш, дает возможность свести получение проверочныхсимволов в операциям сложение и вычитание, что позволяет повысить надежность устройства и его быстродействие,Формула изобретения 1. Устройство для кодирования, содержащее сдвиговый регистр, основной элемент И и блок управления, тактовый вход которого является тактовым входом устройства, первый выход блока управления соединен с управляющим входом сдвигового регистра, информационный вход которого является информационным входом устройства, а выход последнего разряда соединен с первым входом основного элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности функционирования, в него введены формирователь первого проверочного символа, 2-1 формирователей последующего проверочного символа, 2 С дополнительных элементов И и элемент ИЛИ, выход которого является выходом устройства, а входы соединены с выходами основного и дополнительных элементов И, первый вход первого дополнительного элемента И подключен к первому выходу формирователя первого проверочного символа, информационные входы которого объединены с информационными входами блока управления и подключены к выходам ш первых разрядов сдвигового регистра, общее число раз рядов которого 2 ш, выходы блока управления с второго по пятый подключены к управляющим входам соответственно с первого по четвертый формирователя первого проверочного символа, вторые выходы которого соединены с соответствующими информационными входами формирователей последующего проверочного символа, выходы которых подключены к первым входам дополнительных элементов И с второго по 2-й, первые, вторые и третьи управ" лващие входы формирователей последующего проверочного символа соответственно объединены и подключены к шес 1275782тому, седьмому и восьмому выходам блока управления, выходы которого с девятого по (2 с+9)-й соединены с вторыми входами соответственно основного и дополнительных элементов И с 5 первого по 2-й, где- число ошибок, исправляемых выходным кодомп устройства над полем СР(2 ).2. Устройство по п. 1, о т л ич а ю щ"е е с я тем, что формирова О тель первого проверочного символа выполнен на первом, втором и третьем буферных регистрах, вычитателе, сумматоре, преобразователе кода и регистре сдвига, выход последнего разря да которого является первым выходом формирователя первого проверочного символа, информацио;-;ные входы первого буферного регистра являются информационными входами формнровате ля первого проверочного символа, выходы первого буферного регистра подключены к соответствующим первым входам вычитателя и информационным входам второго буферного регистра, 25 ,выходы которого соединены с соответствующими вторыми входами вычитателя, выходы которого, являющиеся вторымй выходами формирователя первого проверочного символа, подключе-, ны к соответствующим первым входам сумматора, выходы которого подключены к соответствующим информационным входам регистра сдвига, выходы которого соединены с соответствующими входами преобразователя кода, выходы которого подключены к информационным входам третьего буферного регистра, выходы которого соединены с соответствующими вторыми входами сумматора, управляющие входы первого и вто 40 рого буферных регистров, регистра сдвига и третьего буферного регистра являются управляющими входами соответственно с первого по четвертый формирователя первого проверочного символа.Э. Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый -й формирователь последующего провероч" ного символа, где 11 1, 2 й, вы 50 полнен на первом и втором буферных регистрах, вычитателе, сумматоре, преобразователе кода и регистре сдвига, выход последнего разряда которого является выходом формирователя последующего проверочного символа, первые входы вычитателя являются ин. формационными входами формирователяпоследующего проверочного символавторые входы вычитателя соединены сшинами источников логических уровнейв соответствии с двоичным кодом номера 1, выходы вычитателя подключенык соответствующим информационнымвходам первого буферного регистра,выходы которого соединены с соответствующими первыми входами сумматоравыходы которого подключены к соответствующим информационным входамрегистра сдвига, выходы которогосоединены с соответствующими входамипреобразователя кода, выходы которого подключены к информационным вхо"дам второго буферного регистра, выходы которого соединены с соответствующими вторыми входами сумматора,управляющие входы первого, буферногорегистра, регистра сдвига и второгобуферного регистра являются соответственно первым, вторым и третьимуправляющими входами формирователяпоследующего проверочного символа. 4. Устройство по п. 1, о т л ич а ю щ .е е с я тем, что блок управления выполнен на дешифраторе, первом элементе И, 2+1 вторых элементах И, трех элементах ЗАПРЕТ и счетчике, счетный вход которого объединен с первыми входами вторых элементов И и является тактовым входом блока управления, выходы счетчика подключены к входам дешифратора, первый .и второй выходы которого являются соответствующими выходами блока управления, третий, четвертый и пятый выходы дешифратора соединены с разрешающими входами соответственно первого, второго и третьего элементов ЗАПРЕТ, запрещающие входы которых объединены и подключены к выходу пер. вого элемента И, входы которого являются информационными входами блока управления, выходы первого, второго и третьего элементов ЗАПРЕТ и шестой, седьмой и восьмой выходы дешифратора являются выходами блока управления соответственно с третьего по восьмой, выходы дешифратора с девятого по (2 С+9)-й подключены к вторым входам вторых элементов И соответственно с первого по (2 С+1)-й выходы которых являются выходами блока управления соответственно с девятого по (2 С+9)-й.1275782 икл цикл 1 ци Составитель О. Ревин Техред Л.Сердюкбва Ред Шанд ррект с Заказ 6582/58ВНИИ сное 303 оизводственно-полиграфическое предприяти город, ул. Проек Тираж 816Государственногделам изобретенийосква, Ж, Рау Ю цикл 16 цикл (7 цикл 2 Вцакл Р бРй бЮИ б 8 И 7 /20 комитета СССР и открытийкая наб., д. 4