Кодирующее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК аэ эОш 1 2 (5 П 4 Н 03 М 13/О 2 // С 06 Р 11/26 Ратн стантиведва азды, ис с. 223 тносится к выч и может быть и лительных маши ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(57) Изобретение олительной техникепользована в вычис нах и системах для формированияконтрольных кодовых комбинаций, предназначенных для обнаружения ошибокв информации, хранимой во внешнейпамяти ЭВМ, а также в технике связи для помехоустойчивого кодирования информации в каналах связи с использованием циклических кодов. Сцелью повышения быстродействия кодирующего устройства путем последовагельно"параллельной обработки информации в кодирующее устройство,содержащее-разрядный регистрсдвига где- степень порождающего полинома,сумматоров по модулюдва, где К - число информационныхразрядов порождающего полинома, вдены (ь-К) сумматоров по модулюи запоминающее устройство, а ь -ррядный регистр разбит на ьи -разрядных регистров сдвига. На входустройства параллельно группам ипобит подается кодовая последовательность, для которой необходимосформировать проверочный код, Одновременно с подачей на вход очередной кодовой группы производитсясдвиг информации во всех регистрахна 1 разряд и считывание информациииз запоминающего устройства по адресу, код которого представляет сббойсовокупность битов, содержащихся впоследних разрядах всех регистровсдвига и в К предыдущих разрядахрегистров сдвига, Информация, считанная из запоминающего устройства,суммируется с входной в сумматорахпо модулю два. 2 ил, 2 табл.1 Изобретение относится к вычислительной технике и может быть испольэована в вычислительных машинах исистемах для Формирования контрольных кодовых комбинаций, предназначенных для обнаружения ошибок в инФормации, хранимой во внешней памяти ЭВМ, а также в технике связи дляпомехоустойчивого кодирования информации в каналах связи с использованием циклических кодов,Цель изобретения - повышение быстродействия кодирующего устройствапутем последовательно-параллельнойабра.ботки информации,На фиг.1 приведена блок-схема кацирующего устройства, предна.значенного для формирования проверочныхразрядов, циклического кода, обраэуеи-Кмого полиномом вида Х + + х +1 ,на фиг.2 - принципиальная схема устройства, предназначенного для формирования проверочных разрядов циклического кода, образуемого полиномомвида Х + Х +1Устройство содержит К сумматоров1 по модулю два, г 1/ -разрядных регистров 2 сдвига, запоминающее устро.ство 3 (ЗУ выполнено в виде программируемой логической матрицы,фиг.2), триггеры 4, элементы И 5,диодные сборки б (элемент ИЛИ).Устройство работает следующимобразом.На вход устройства параллельногруппам по , бит цддается кодоваяпоследовательность, для которой требуется сформировать проверочный код,Одновременно с подачей на вход очередной кодовой группы производитсясдвиг информации по всех регистрахна один разряд и считывание информации из запоминающего устройствапо адресу, код которого прецставляетсобой совокупность битов, содержащих. ся в последних разрядах всех регистров сдвига и в К предыдущих разрядах регистров сдвига. При этом инФормация, считанная иэ запоминающего устройства, поступает на вторые входы сумматоров и суммируется по модулю два с информацией, поступившей на вход устройства. Палученная сумма поступает в первые разряды регистров сдвига. Затем на вход. + 1порождающего палинома.В качестве примера приведена табл 1, соответствующая парождающе"6 1 5му полинаму Х + Х + 1 прит=4,В табл.2 приведена временная последовательность кодов, получаемая в различных цепях предлагаемого устройства в процессе Формирования контрольного кода при значении входного сигнала: 1001 1111 0101 1000 ипри следующих исходных значениях кода в регистрах сдвига:Регистр 1 1000Регистр 2 - 0101Регистр 3 1010Регистр 4 - 0011 2398 б 8устройства подается следующая кодовая группа и все повторяется.В результате обработки ъ разрядоввходной последовательности в первыеразрядов регистра сцвига помещенапоразрядная сумма по модулю два ь, битов входной последовательности ссоответствующими битами, поступаюпщми иэ цепи обратной связи,которые1 О являются функцией ь -к последнихбитов регистра сдвига. В устройствеэта функция определяется за одинтакт с помощью таблицы, хранимой взапоминающем устройстве.15 В запоминающем устройстве З,которое может быть как оперативным,так и постоянным, так как в немпостоянно хранится одна и та же инФормация, помещается таблица, сосРп+ К2 О таящая из 2 строк, каждая из ко"торых представляет собой,ь -разрядный кодовый вектор, послетактов его работы, если перед началомего работы в последние+к разрядов25 известного устройства был помещенадрес (аргумент) данной строки таблицы. Значение строки таблицы с адресом 2, , , Х, , Х может бытьопределено по формулеЗО1 т 1 Ф ку, =а,( .дг),123986 Я Т а б л и ц а 1 Адрес (аргумент)строки таблицы Адрес (аргумент)строки таблицы Значение Значение строки таблицы 10000 1000 00000 0000 10001 1001 0001 00001 1001.0 00010 0011 1010 10011 00011 0010 10100 1110 00100 0110 0111 10101 00101 1101 10110 00110 0101 0100 00111 1100 10111 1100 0100 11000 01000 1101 0101 11001 01001 11010 0111 01010 11011 0110 01011 1110 11100 0010 1010 01100 11101 0011 1011 01101 0001 1001 11110 01110 0000 01111 1000 11111 Таблица 2 Входной сигнал Калы в регистрах сдвига- -т Такт игнал обатной связи Регистр 3 Регистр 6 Регистр 2 Регистр 1 для следующео цикла ходВыход 31 001 1111 0101 1000 0101 1010 0011 . 10101 1111 1010 1101 1001 0100 00011 0010 1101 110 1100 0000 010 3001 1111 00010 1001 1001 0110 ,0111 1110 11010 0111 001 0111 0111 1010 1100 101 1011 0111 2 1001 1111 0101 строкитаблицы Значение контрольного кода 1010 0100 0011 0101 0111 1010 0300 00110111 0111 1010 0100 110 1001 О 11 0111Таким образом, устройство обрабатывает за один такт н разрядов,что дает повышение быстродействияустройства по сравнению с известнымустройством в н раз. При включениипредлагаемого устройства в составЭВМ в качестве отдельных его элементов (сумматоров, запоминающего устройства и т,д.) могут быть использованы уже существующие элементы ЭВМ.,что дает дополнительный выигрышв оборудовании,Предлагаемое устройство может бытьиспользовано и для замены последовательного кодирующего устройства,формирующего контрольный код, представляющий собой остаток от делениявходной кодовой последовательностина порождающий полином. Для этогонеобходимо только заменить таблицув запоминающем устройстве.Формула изобретения Кодирующее устройство, содержащее-разрядный регистр сдвига, где Ь - степень порождающего полинома, К сумматоров по модулю два, где К - число информационных разрядов порождающего полинома, вход перного сумматора по модулю два является одни,-.входом устройства, а выход первОгосумматора по модулю два подключенк входу ь -разрядного регистра сдвига,о т л и ч а ю щ е е с я тем, что,с целью повышения бь 1 стродействия путем последовательно-параллельнойобработки информации, в него введены ( -К) сумматоров по модулю два изапоминающее устройство, а 1, -разнрядный регистр разбит на т ", -разрядных регистров сдвига, одни входы (ъ) сумматоров по модулю дваявляются другими входами устройства, выходы (Ь) сумматоров по модулю два подключены к входам (-1)."/, -разрядных регистров сдвига, выходы разрядов которых являются выходами устройства, а выходы переноса подключены к одной группе входовзапоминающего устройства, а К предпоследних разрядов "/тт -разрядных 25 регистров сдвига подключены к другойгруппе входов запоминающего устройства, выходы которого подключены кдругим входам соответствующих сумматоров по модулю два.1239868 Составитель М. СидороваТехред Л,Олейник Корректор В. едактор А. С га Заказ 3409/5 ного ком ений и о ушска роизводственно-полиграфическое предприятие, г, Ужгород, ул, Проектная,4 Тираж ВНИИПИ Госу по делам 13035, Москва