Устройство для реализации булевых симметричных функций

)4 С 06 Р 7/ НИ ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рлокуп ССС982СР984 вычи исп обработью изобГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИВЫХ СИММЕТРИЧНЫХ ФУНКЦИЙ(57).Изобретение относитсятельной технике и может бытзовано в системах передачики дискретной информации. Ц ретения является повышение быстродействия. Устройство содержит регистблок 2 коммутаторов, сумматор 3,64 формирования результата, блок 5равления, информационные входы 6,вход 7 величины порога (величиныфункции, стробирования считывания)блока формирования результата, вход8 сброса, тактовый вход 9, выход 10признака окончания вычислений, выход11 результата. Устройство позволяетреализовать пороговые симметричныефункции, элементарные симметричныефункции и произвольные симметричныефункции. 3 з.п, ф-лы, 1 ил,Изобретение относится к вычислительйой технике и может быть использовано в системах передачи и обработки дискретной информации,Целью изобретения является повьппе-5ние быстродействия,На чертеже представлена функциональная схема устройства,устройство содержит регистрблок 2 коммутаторов, сумматор 3, блок4 формирования результата, блок 5 управления, информационные входы 6,вход 7 величины порога (величиныфункции, стробирования считывания)блока формирования результата, вход8 сброса, тактовый вход 9, выход 10признака окончания вычислений, выход11 результата.Блок управления содержит, например, счетчик 12, первый 13 и второй14 элементы ИЛИ.Устройство функционирует следующим образом.На информационные входы 6 подается входной код, а на вход 8 устройства - импульс сброса, устанавливающййсчетчик 12 блока управления в нулевоесостояние. При этом код с информационных входов 6 поступает на входысумматора 3, который осуществляетсуммирование единиц входного кода,причем разряды 21 и 2 л.-1 входногокода (х = 1,2 п/2) подаются навходы 2-1-го разряда сумматора 3,Одновременно сигналом на входе 8 уст ройства разрешается запись кода с выходов сумматора 3 в регистр 1. Поокончании импульса на входе 8 сброса устройства на тактовый вход 9 по"даются 31 о 8 птактовых импульсов, 40При подаче первого тактового импульсаблок коммутаторов 2 по сигналам с выходов счетчика 12 блока 5 управленияподключает на входы первого разрядасумматора 3 сигналы с выходов первого 45и третьего разрядов регистра 1, навходы второго разряда сумматора -сигналы с выходов второго и четвертого разрядов регистра 1, на входы пятого.,и шестого разрядов сумматора 3 - 50с выходов пятого и седьмого разрядоврегистра 1 и с выходов шестого ивосьмого разрядов регистра 1 и т.д.В результате на выходах разрядов сумматора 3 формируются коды суммы коли чества единиц в группах по четыреразряда входного кода. В общем случаена 1-м такте работы устройства на входы сумматора 3 от 2" 1+1-го док+2 1+Е+1-го разряда Ь =. 1,2 1 одп-1, 1 = 0,1 п/2 "-1) подаются соответственно сигналы ск+1выходов разрядов регистра 1 от 2" .)+ +1-го до 2 1+1+1-го на входы перкФ 1вого слагаемого и от (21+1+2")-го до (2 " 1+2 +1+1)-го - на входы второго слагаемого. Это осуществляется с помощью блока 2 коммутаторов. В результате на выходах сумматора 3 последовательно формируются суммы числа единиц в группах входного кода по четыре, восемь, шестнадцать и т.д.разрядов. Коды с выходов сумматора на каждом такте работы устройства записываются в регистр 1 и на следующем такте используются в качестве входных кодов сумматора 3. В результате на последнем 1-м такте Ь = 3 1 оа и 1 -1) на выходах младших 31 о 8 (п+1) разрядов сумматора 3 формируется код суммы числа единиц во входном коде, При этом сигналом с выхода счетчика 12 блока 5 управления блокируется дальнейшая работа устройства. Код числа единиц входного кода с выходов младших разрядов сумматора 3 поступает на входы блока 4 формирования результата.В случае реализации пороговых функций на входы 7 блока 4 формирования результата подается код, дополнительный порогу реализуемой функции,Блок 4 выполнен в виде сумматора. При этом, если во входном коде число единиц не менее порога, то на выходе переноса сумматора, являющемся выходом 11 устройства, будет единичный сигнал, в противном случае - нулевой.В случае реализации элементарных симметричных функций на входы блока 4 формирования результата подается код индекса вычисляемой функции, Блок 4 выполнен в виде схемы сравнения, При этом, если во входном коде число единиц равно коду, поданному на входы 7, то на выходе 11 блока 4 формирования 1результата будет единичный сигнал,в противном случае - нулевой.В случае реализации произвольной симметричной функции (системы) блок 4 формирования результата выполнен ввиде блока памяти,на входы которогос выходов сумматора 3 поступает кодчисла единиц входного кода, являющийся адресом ячейки, в которой записан выходной код, На вход 7 блока1448 Формула изобретения Составитель С, КуликовТехред Л.СердюковаКорректор,А, Тяско Редактор А, Ворович Заказ 2785/47 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Иосква, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 3 140 4 подается сигнал с выхода 10 признака окончания вычислений блока 5 управления, по которому производится считывание результата и его выдача на выход 11. 1. Устройство для реализации булевых симметричных функций, содержащее регистр, сумматор и блок управления, о т .п и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него дополнительно введены блок коммутаторов и блок формирования результата, причем информационные входы первой и второй групп блока коммутаторов соединены с выходами соответствующих разрядов регистра и информационными входами устройства соответственно, управляющие входы коммутаторов блока соединены с выходами номера такта блока управления, первая группа выходов коммутатора блока соединена с входом первого слагаемого сумматора, вторая группа выходов коммутаторов блока соединена с входом т торого слагаемого сумматора, выходы сумматора соединены с входами аргумента блока формирования результата и информационными входами регистра, синхронизирующий вход которого соединен с тактовым выходом блока управления, тактовый вход которого соединен с одноименным входом устройства,выход признака окончания вычислений устройства соединен с одноименным выходом блока управления, выход блока формирования результата является выходом результата устройства, вход сброса которого соединен с одноименным входом блока управления,2. Устройство по п.1, о т л и5ч а ю щ е е с я тем что.при вычис 9лении монотонных (пороговых) симметричных функций, блок формированиярезультата содержит сумматор порога,причем входы первого слагаемого сумматора порога соединены с входамиаргумента блока, входы второго слагаемого сумматора порога соединеныс дополнительными входами величиныпорога устройства, выход переполнения сумматора порога соединен с выходом блока формирования результата,3. Устройства по п,1, о т л и -ч а ю щ е е с я тем, что при вычислении элементарных симметричных функций, блок формирования результата содержит схему сравнения, вход первогооперанда которой соединен с входомаргумента, блока, вход второго операнда схемы сравнения соединен с2 Б дополнительным входом величины функции, выход признака равенства сравнения соединен с выходом блока формирования результата. 4. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что при вычислении произвольных симметричных функций, блок формирования результата содержит блок памяти, адресные входы которого соединены с входом аргумента блока, вход стробирования считывания блока памяти соединен с выходом признака окончания вычисления блока управления, выход блока памяти соединен с выходом блока формирования результата.