Устройство для решения систем линейных алгебраических уравнений

СОВЕТСНИХ истичЕСки к СОЮСОРЕСПУБ И ЕН ЬСТВ СКОМУ ИД КА ук ий тво СССР 7, 28.01 о СССР 47, 13.0 8 Изобретенивычислительн ого потока,дан использован высокопр оизводи) содержит иннастроечный вхвый вычислитель.Устройство (Аи формационный вход 2, синхронход 3,ный модуль 4, втор слительные модули ные выходы 6, уствыч тельных обработки ситем линейныхний. е о окрацение о(Аиг,З) соде7, настроечнрегистры 10ния обратноитель 13, тритов И, 15, эл слительныи модуль онный вхо хровход 9 вычислеа, умножи у элемен, элеме ржит инАый входи 11, узвеличинггер 14,ементы И рмаци си ел 12яп=3Фиг,З -го вычисл- Аункцио уп ительного 16 и ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМЛИНЕЙННХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ(57) Изобретение относится к вычислтельной технике и может быть использовано в высокопроизводительных специализированных вычислительных маши относится. к области техники и может быт ных специализированн машинах и устройства налов для решения си алгебраических уравнЦель изобретения ема оборудования устроиствНа Лиг.1 представлена ссхема устройства; на Фиг2турная схема устройства дл(и - порядок системы); наФункциональная схема первотельного модуля: на Лиг.4нальная схема -го вычислмодуля (1 = 2, п + 1).е сц 1644)6 51)5 С 06 Р 15/347, 15/324 нах и устройствах обработки сигналов. Цель изобретения - сокрашениеобъема оборудования . Устройство содержит и+1 вычислительных модулеи,где п - порядок системы линейных алгебраических уравнений. Первый вычислительный модуль содержит дварегистра, узел вычисления обратнойвеличины числа, умножитель, триггер,группу элементов И, два элемента Ии элемент НЕ. х-й вычислительный модуль (х = 2,п+1) содержит три регистра, узел задержки, умножитель,вычитатель, триггер, группу элементов И, два элемента И и элемент НЕ.В основу работы устройства положенапараллельно-поточная органиэация вычислений. 4 ил., 2 табл. Организация входных приведена в табла 1/а НЕ 18, инФормационный выход 19 инастроечный выход 20.д-й вычислительный модуль (. = 2,и + 1) (Фиг.4) содержит первый инФормационный вход 21, второй инФормационный вход 22, синхровход 23, настроечный вход 24, регистры 25-27, узел28 задержки, умножитель 29, вычитатель ЗО, триггер 31, группу элементов 10И 32, элемент НЕ 33, элементы И 34 и35, регистры 36( = 1,2 п), первыйинФормационный внход 37, второй инФормационный выход 38, третий инфор-.мационный выход 39 и настроечный 15выход 40.При описании работы устройства вобозначении а индекс К в скобках(к)указывает номер рекуррентного шага, ав обозначении ищекса а без скобок - 20номер такта работы устройства,На инФормационный вход 1 устройства подавтся последовательно данныепо строкам в соответствии с табл.1,Первый элемент первой строки подается 25на (п+1)-м такте, затем последовательно подавтся остальные элементыпервой строки, затем подавтся последовательно элементы второй строки ит.д. На настроечный вход 3 на первом 30такте подается разряд 1, затем 2 праз подавтся разряды О, затем последовательно единичный разряд и 2 пнулевых разрядов и т.д.:"начение Х(аП ) ФормируетсЯ 35Мв 5-м вычислйтельном модуле (121,п) на (Уп ++ 1)-м такте.В основу работы устройства положен метод Гаусса-Жордана, который задается рекуррентными соотношениями:0-й шаг:) п )ф а(М ид = и+1, 2 п, ) = и+1; 55 Первый вычислительный модуль(Фиг,З) работает в двух режимах, которые задавтся единичным и нулевымразрядами на настроечном входе 8.В первом режиме на -м такте навход 8 подается единичный разряд,а на инФормационный вход 7 - элемент а. 1 Ри этом элемент И 16 открывается и по заднему Фронту тактового импульса в регистр 10 записывается элемент а. Триггер 14 устанавливается в единичное состояние. Во втором режиме на (.+1)-м такте на вход 8подается нулевой разряд, на вход 7элемент Ь. На выходе элемента НЕ 18Формируется единичный сигнал, который открывает элемент И 17 и в регистр 11 записывается элемент Ъ.Триггер 14 устанавливается в нулевое со"стояние, с инверсного выхода которого единичный сигнал открывает группуэлементов И 15На выходе узла вычисления обратной величины числа 12 формируется значение 1/а, на выходеумножителя 13 - значение Ь/а, которое через группу элементов И 15 подается на выход 19,.-й вычислительный модуль (Фиг.4)работает также в двух режимах,В первом режиме на настроечныйвход 24 подается единичный разряд, ана инФормационный вход 21 - элемента. При этом элемент И 34 открываетсяи в регистр 25 записывается элемент1а,триггер: 31 устанавливается в еди1 О 15 25 45 ничное состояние, закрывая группуэлементов И 32. Во втором режиме навход 24 подается нулевой разряд,на вход 21 - элемент и,на вход 22 -элемент с. На выходе элемента НЕ 33формируется единичный сигнал, который открывает элемент И 35, в регистр26 записывается элемент Ъ, а в регистр 27 - элемент с. Триггер 31 устанавливается н нулевое состояние,наинверсном выходе которого единичныйсигнал открывает группу элементовИ 32. На выходе умножителя 29 Формируется значение ас, а на выходе вычитателя 30 - значение Ь - асс, которое через открытую группу элементов И 32 подается на выход 38, а навыход 39 значение Ь - ас подаетсяячерез узел 28 задержки с задержкойна 2 п - 2 тактов.Рассмотрим работу устройства дляслучая п = 3 (Лиг.2),Организация подачи управляющегопотока, входного и выходного потоков данных и состояние регистров вычислительных модулей приведены в-табл .2. В соответствии с табл.1 для п = 3 элементы первой строки последовательно подаются на вход 1 с 7-го по 10-й такты, элементы второй строки - с 13-го по 16-й такты, элементы третьей строки с 19-го по 21-й такты. Элемент азаписывается в регистр(о)1 0 пер ного вычисли тельног о модуля на 2 2"м такте . На 2 2-м такте в первом вычислитель) ном модуле ормир уется значение яя (1/а ) С это 4 ОО (о) 1 ого такта начинается вычислительный процесс в соответствии с приведенными рекуррентными соотношениями. Формируемые значения на последующих тактах работы устройства приведены в табл.2. На 38-м такте в вычислительном модуле 5 ормируется,значе(ъ) Ш (2) л ние Х 1 "44 а 44 - а 4а= а 14, которое подается на ныход 6Мустройства, на 39-м такте в вычислительном модуле 5 Формируется значение Х = а = а ф) = а - а)" а- а 4 - а -а -а "а . = а 4, которое подается на выход 6 устройства, и на 40-м такте в вычислительном модуле 5формируется значениеХ =а ) =0 - (1-а ) =аИ) И Ю3 64 )4 Ъ ф которое подается на выход 6 устройства. 11 оследнее значение Х Формируется на (У п + п + 1)-и такте.1 Устройство для решения систем линейных алгебраических уравнений, содержащее и+ 1 вычислительных модулей (и - йорядок системы), причем первый вычислительный модуль содержит два регистра, триггер, группу элементов И, два элемента И и элемент НЕ,-й вичислительный модуль ( = 2,и+1) содержит три регистра, умножитель, нычитатель, триггер, группуэлементов И, два элемента И, элементНЕ синхровход устройства подключенк синхровходаи нсех вычислительныхмодулей, при этом инАормационныйвход первого вычислительного модуляподключен к информационным входампервого и второго регистров, выходпервого элемента И подключен к синхровходу первого регистра, а выходвторого элемента И - к .синхровходувторого регистра, настроечный входпервого вычислительного модуля подключен к информационному входу триггера, к первому входу первого элемента И и к входу элемента НЕ, выход которого подключен к первому входу второго элемента И, информационный выход первого вычислительного модуляподключен к выходу группы элементовИ, первый вход которой подключен кинверсному выходу триггера, прямойвыход которого подключен к настроечному выходу первого вычислительногомодуля, синхровход которого подключенк синхровходу триггера и к вторымвходам первого и второго элементовИ, первый информационный вход -говычислительного модуля подключен кинформационным входам первого и второго регистров, настроечный входд-го нычислительного модуля подключен к информационному входу триггера, к первому входу первого элемента И и к входу элемента ИЕ, выходкоторого подключен к первому входувторого элемента И, выход которогоподключен к синхронходу второго регистра, а выход первого элемента Иподключен к синхровходу первого регистра, выход которого подключен к первому входу умножителя, второй входкоторого подключен к выходу третьего регистра, а выход - к первомувходу вычитателя, второй вход кото.рого подключен к выходу второго регистра, а выход - к первому входуаа 12 и О п+1 -1 и+2 -1 О О О О О, О аи,и аа,ин О О О О аипОО аа,а-з ап,а-а О О О О апеОО О О О О О 2 п группы элементов И, второй вход которой подключен к инверсному выходутриггера, прямой вход которого подключен к настроечному выходу 1-говычислительного модуля, второй инАормационный вход которого подключен к информационному входу третьего регистрами выход которого подключен к первому информационному выходу1-го вычислительного модуля, второйинформационный выход которого подключен к выходу группы элементов И, асинхровход 1.-го вычислительного модуля подключен к синхровходам третьего регистра, триггера и к вторымвходам первого и второго элементовИ, о т л и ч а ю щ е е с я тем, что,с целью сокращения объема оборудования, в первый вычислительный модульвведены узел вычисления обратной величины числа и умножитель, в 1-й вычислительный модуль введен узел задержки, причем в первом вычислительном модуле выход первого регистраподключен к входу узла вычисления обратной величины числа, выход которого .подключен к первому входу умножителя,второй вход которого подключенк выходу второго регистра, а выходк второму входу группы элементов И,в -м вычислительном модуле выходгруппы элементов И подключен к информационному входу узла задержки,иноормационный выход которого подключен к третьему информационному выходу -го вычислительного модуля,синхровход которого подключен к синхровходу узла задержки, при этом узел задержки -го вычислительногомодуля содержит 2 прегистров, информационный вход узла задержки подключен к иноормационному входу перного регистра, выход 1-го регистра(1 = 1, 2 п) подключен к информационному входу (1+1)-го регистра,выход (2 п)-го регистра подключенк информационному выходу узла задержки, синхровход которого подключен к синхровходам всех регистров,информационный вход устройства подключен к первому информационномувходу (и+1)-го вычислительного модуля, настроечный вход устройстваподключен к настроечному входу первого вычислительного модуля, информационный вход которого подключен ктретьему информационному выходувторого вычислительного модуля, первый информационный вход 1-го вычислительного модуля (1 = 2,п) подключен к третьему информационному выхо ду (З+1)-го вычислительного модуля,информационный выход первого вычислительного модуля подключен к второмуинформационному входу второго вычислительного модуля, настроечный выходпервого вычислительного модуля подключен к настроечному входу второговычислительного модуля, первый информационный выход 1-го вычислительного модуля подключен к второму информационному входу (+1)-го вычислительного модуля, второй информационный выход Е-го вычислительного модуля (1 с = 2,п+1) подключен к 1 с-му выходу устройства.КНТ СССР роизводственно-издательский комбинат Патент , г. Ужгород, ул. Гагарина19 И Заказ 1462 Тираж 422 ВНИИПИ Государственного комитета по изобрете 113035, Москва, Ж, Раушскдходюй щлаФ ЭЯЕНЕНВЕЬ ОЦ Подписноеи открытиям приаб., д. 4/5