G06F 15/347 — G06F 15/347

Номер патента: 1774348

Опубликовано: 07.11.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: ленточных, матриц, перемножения

...и выходных элементов сц следующая.Элементы аа подаются )(а вход 1 в моменты времени Юпа 1( Л.1).(Л -2)(ца.1)а 1,1=1,цв вць.1,К=1+1-(1 а, 1+Ра; 20 та(= 10 в 1 аа 1 Л (Л .1)(ав.1) ЦЬа 1, 1=2 вацьп,1=1+1-С 1 аа )+Ра, в остальные моменты времени на вход 1 подаются нулевые значения (полагаем а(к=О 25 в слУчае К - О и 1 цп), Возьмем 10= Л 1 а)-Ца Элементы Ьц подаются на вход 2 в моменты времени 1 Ь),1 = Л К+)-ра+1 .со, 1=1,п, /=3(+1-сь, К+рь, в остальные моменты времени на вход 2 ЗО подаются нулевые значения.Элементы сц 1) подаются )(а вход 3 в мо, менты времени(0)Сц( =Л 1 а 1(Л 1)(аа 1)+ац 1=1 п,)=ав 2 ца Ць, 35 (+ра+рь, На вь)ходе 7 устройства формируютсяЫ) элементы сц=.сц в моменты времени1 сц = Л.1+1+ра( Л)+10-1; 40 1=1,п, )=1+2-с 1 а-с...

Номер патента: 1777153

Опубликовано: 23.11.1992

Авторы: Попенко, Турко

МПК: G06F 15/347

Метки: матрицами, операций

...итерации на выходах вычислителей 1.3.1, 1.3.2, 1.3.3 и рисутствуют сигналы, соответствующие компонентам второго нормированного приближения первого собственного вектора:(1,2) 1,2) ,2) 1)Повторение итерационных процессов будет осуществляться до полной сходимости итерационного процесса. В результате на выходах вычислителей 1.3.1, 1.3.2, 1.3.3 присутствуют сигналы. соответствующие компонентам нормированного первого Собствен 1 ого вектора:х =(х), х 2,1), а на выходесумматора 12 вычислителя 1.3.3 присутствует сигнал, соответствуют;1 гобс зенно:дзн-., ен;ю Л,Таким образом, для матрицы А (соотношение 4) система уравнений решается мето дом итерации в соответствии ссоотношением (5) и (7): х 1 ) = г- (4 х 1 + 2 х 2 ) + 2)юх 4) = -- (2 х) + 5 х 2...

Номер патента: 1777154

Опубликовано: 23.11.1992

Авторы: Выжиковски, Каневский, Масленников

МПК: G06F 15/347

Метки: матричных, операций

...матрицы А = а) по столбцам, т.е. первые и тактов на вход устройства поступают элементы первого столбца матрицы А (в первом такте - а 11, во втором - аг и т,д.), вторые и тактов - элементы второго столбца и т.д;По сигналу "Запуск" и положительному перепаду синхроимпульса с выхода 7 О- триггер 55 устанавливается в единицу, которая появляется на первом и втором выходах блока 2 синхронизации, а также поступает на вход выбора режима счетчика 53, в который записывается значение и в двоичном коде, и на выходе отрицательного переноса которого появляется нуль независимо от состояния сигнала на декрементирующем входе счетчика 53. Кроме того, О-триггер 16.1 и Я-Я триггер 19.1 вычислительного модуля 1,1 устанавливаются, соответственно, в нуль и...

Номер патента: 1777155

Опубликовано: 23.11.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: lv-разложения, матриц

...сигнал у = 1 устанавливает триггер в единичное состояние, единичный сигнал с его прямого выхода через элементы И 51 и ИЛИ 56 подается на выход 64 (у 1 = 1).Рассмотрим работу устройства (фиг,1).Элементы ац подаются на вход в моменты времени На входы 2 и 3 подаются комбинации управляющих сигналов д =- (и./3) -- (1, 1), о 2 = ( а, Р). = (О, 1), дз = ( и, У ) = (1, 0) и 5 10 20 25 30 35 40 45 50 д 4 = ( а,ф, = (О, О) в виде следующей гас с.довательности:д О 3 д 2 д нуф н он+1 фи 2где е=1,ТГ 1,На вход 4 постоянно подается нулевойсигнал,На выходе 15 устройства формируютсящ 1(11)-1 элементы в моменты времени цыц(ии = (1-1)Н +1+ (Н/М - 1)Н 2+ М На фиг.2 приведены для Н .= 4 и М = 2 организация входных и выходных потоков данных.Таким...

Номер патента: 1778762

Опубликовано: 30.11.1992

Авторы: Жуков, Нагорный, Хлайел

МПК: G06F 15/347

Метки: матриц, обращения

...и второй входы 41, 42 элемента И 32, выход 43 схемы 36, счетный вход 44 счетчика 35, выход 51 счетчика 35,Формирователь 37 сигнала выбора (фиг. 10) содержит элемент НЕ 49 и элемент И - НЕ 50.В устройстве реализован алгоритм обращения матрицы на основе Ш-разложения по методу "цифра зэ цифрой". Пусть требуется обратить матрицу порядка п х,ф = хц) =0 (, )х = х)И - Чни 1 ц , ))Работу устройства можно пояснить на примере обращения произвольной матрицы третьего порядка вида Покажем, что обратная ей матрица Абудет вида Работа устройства начинается с того, что исходная. матрица А в виде последовательности ее элементов1 5 6 2 8 2 3 9 3 поступает нэ первый информационный вход 1 мультиплексора 2, По сигналу на вход 38 внешнего запуска (фиг,...

Номер патента: 1781679

Опубликовано: 15.12.1992

Авторы: Заболотная, Красиленко

МПК: G06F 1/04, G06F 15/347

Метки: изображений, картин, квадратных, матриц, умножения

...часть од 2 гп,(и+ 1)-й картинный оптический выход 12 .картинного накапливающего сумматора 7 30является выходом переноса,Для восстановления вида исходных матри ц А = а) и В == Ь 1 ( = 1 в; ) = 1, . в) впервом 1 и втором 2 ДРС следует осуществить в-ый такт циклического параллельного 35сдвига на один дискрет соответственно вле. во и вверх без дальнейшей обработки полученных в результате этого матрицкартин-изображений.Заявленное устройство позволит выполнить и операцию перемножения ттоанспортированной матрицы А = а) "наматрицу В = Я ( ,1, е, ) = 1,гп),Особенностью функционирования устройства в этом случае является необходимость 45осуществления тактов циклического параллельного сдвига на один дискрет вверх; а невлево, как в случае...

Номер патента: 1784997

Опубликовано: 30.12.1992

Авторы: Выжиковский, Каневский, Клименко, Масленников

МПК: G06F 15/347

Метки: матрицами, операций

...на входы коммутаторов татора 32.4 и записывается в Р 1 узла 24.4, э 21,2 и 22,2 и в конце такта записывается.в Ь 11 перезаписывается в Р 2 узла 24.4. В регистр 25,2 (а 12 переписывается в Р 1 узла блоке 1.5 в счетчик 28.5 записывается зна 24.1). В блоке 1.3 элементы задержки 20.3, 15 чение и -1. Элемент Ь 12 = Ь 121 поступает на 23.3 и 33.3 устанавливаются в единицу, ввход коммутатора 32.5 и, пройдя коммутасчетчик 28,3 записывается значение и - 1. тор 21.5, записывается в узел 24.5На первый вход ОБ 1.3 поступает элемент В шестом такте а 222 из узла.34,2 постуа 1 з =.а 1 з и, пройдя через коммутаторы 32.3, . пает на первый вход блока 1,1 и через ком 21.2 и 22.2, в конце такта записывается в 20 мутатор 12,1 записывается в регист 1 о...

Номер патента: 1784998

Опубликовано: 30.12.1992

Авторы: Бянкин, Дорошенко, Ларин, Обрученков

МПК: G06F 15/347, G06F 15/419

Метки: исследования, петри, сетей

...на вторые входы элементов сравнения 51- 5 5 ь, где происходит ее сравнение со значением начальной маркировки, поступающей на первые входы всех элементов 51-5 ь Если результат сравнения больше или равен нулю по всем сравниваемым элементам стро ки матрицы Д, в соответствующий разряд регистра 6 записывается единица, иначе - нуль,Таким образом, при сравнении первоначальной маркировки (1, О, 1, 0) со строка ми мат"рицы Д, только третья строка удовлетворяет правилу сравнения. Это означает, что срабатывание третьего перехода по входной маркировке разрешено, В " регистре 6 записано (О, О, 1), 20Дальне работа устройства направлена на проверку условия (1), т.е, истинности предикатов, присвоенных каждому переходу сети. Значение кода с выхода...

Номер патента: 1790785

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...з. На входы умножителя 11.1.1 вычислительного модуля 2,1.1 поступают элементы б 11 и с 11, где происходит умножение б 11 с 1; и произведение поступает в сумматор 13.1,1, где складывается с нулем и записывается в регистр 14.1,1, В регистр 12.1.1 записывается элемент с 22, а элемент с 11 передается в вычислительный модуль 2.2,2 и записывается в регистр 12,2,2, В сумматоре 7,2,2 вычислительного модуля 1,2,2 получаем а 21 Ь 11+а 22 Ь 21+а 2 зЬз 1 = б 21 и элемент б 21 записывается в регистр 10.2,2, С выхода сумматора 7,2.3 вычислительного модуля 1,2,3 получаем а 21 Ь 1 з+а 22 Ь 2 з и эта сумма записывается в регистр 8,2,3, В регистры 4,2,3 и 5.2,3, Записываются а 2 з и Ьзз, В сумматоре 13,2.1 вычислительного модуля 2.2.1 получаем сумму б 22...

Номер патента: 1790786

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...в регистр 16,1,1, В регистр 12,1,1 записывается элемент б 11, а элемент с 11 передается в вычислительный модуль 2.2,2 и записывается в регистр 15,2,2, В сумматоре 9,2,2 вычислительного модуля 1,2.2 получаем а 11 Ь 1 з+а 12 Ь 2 з+а 1 зЬзз= = б 1 з и элемент б 1 з записывается в регистр 12.2.2, С выхода сумматора 9.2.3 вычислительного модуля 1.2.3 получаем аз 1 Ь 1+аз 2 Ь 22 и эта сумма записывается в регистр 10.2.3. В регистры 6.2,3 и 7.2.3 записываются Ьз 1 и азз. В сумматоре 9.2.1 вычислительного модуля 2.2.1 получаем сумму55 б 22 с 21+О, которая записывается в регистр 10.2,1, В регистр 12,2.1 записывается б 22. В сумматоре 9,2.1, В регистр 12.2.1 записывается б 22. В сумматоре 9.3,2 вычислительного модуля 1.3,2 получаетсяаз 1...

Номер патента: 1790787

Опубликовано: 23.01.1993

Авторы: Выжиковски, Каневский, Клименко, Лепеха

МПК: G06F 15/347

Метки: задач, значения, решения, собственные

...табл,2,В третьем такте по заднему фронту на выходе переполнения счетчика 51 установится единица, на пятом,шестом и седьмом выходах блока управления установится комбинация "011". В четвертом такте по переднему фронту синхросигнала в триггеры3,1,26, 3.1.27, 3.1.28 запишется комбинация 5 10 15 20 25 304050"011", устанавливается в единицу триггер 52, сбрасывается в нуль счетчик 51, устанавливается в единицу триггер 66, по заднему фронту синхросигнала в регистр 3.1.18 запишется значение в:-(Ь )-, в регистр 3,1,20- 55значение Ь . На пятом, шестом и седьмом выходах блока 4 управления установится комбинация "100", В пятом такте по переднему фронту синхросигнлла в триггеры 3,1,26, 3,1,27, 3,1,28 заг ищется комбинация 100, Р гри ге 1) .1,...

Номер патента: 1793446

Опубликовано: 07.02.1993

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, умножения

...элементов И 27 открыта), элемент Ь - в регистр. 221, элемент Ь (записанный в регистре 21 о)переписывается через открытую группу эле 50 ментов И 28 и группу элементов ИЛИ 30 врегистр 211, элементы из регистров 21 и 22( = 1, 0-.1) переписываются соответственнов регистры 21 р+) и 22(н.), на выходе тумножителя 15 формируется значение (а Ь ), на вы 55 ходе сумматора 16 - значение С + а Ь.которое через регистр 20 выдается на выход 32.В четвертом режиме работы т, тг =1793446 гистре 19 при т =-1, подается на вход умножителя 15, на второй вход котоого подается через регистр 211 элемент Ь, На выходесумматора 16 формируется значение(С + а Ь ), Из регистров 21 и 22 осуществляется перезапись элементов соответственно в регистры 21(+1) и...

Номер патента: 1797128

Опубликовано: 23.02.1993

Авторы: Лиходед, Якуш

МПК: G06F 15/347

Метки: матриц, перемножения, потока

...вычислительных машинах и устройствах обработки сигналов для перемножения цепочки матриц. Цель изобретения - сокращение аппаратурных затрат, Поставленная цель достигается тем, что устройство для перемножения М(пхп) матриц содержит 2 п вычислительных модулей, выполняющих основную арифметическую операцию над числами вида с+а Ь, В основу работы устройства положена параллельно-поточная организация вычислений, б ил. Вычислительный модуль 5(фиг.3) содержит первый 9, второй 10 и третий 1 информационные входы, первый 12 и второй 13 разряды настроечного входа, синхровход 14, умножитель 15, сумматор 16, регистры 17, 18 и 19), триггеры 20 и 21, группы элементов И 22, 23, 24 и 25, группы элементов ИЛИ 26,27,28, элемент НЕ 29,...

Номер патента: 1800462

Опубликовано: 07.03.1993

Авторы: Грачев, Корякин, Кухарев, Тихонравов

МПК: G06F 15/347

Метки: выполнения, матричных, операций

...синхровходам всех регистров, второй настроечный вход 42 вычислительного блока подключен к входу управления чтением первого регистра 27,Вычислительный блок (фиг,4) содержит узлы вычисления квадрата 53, квадратного корня 51 и обратной величины 50 числа, накапливающий сумматор 52, два регистра 46, 49, умножитель 47, мультиплексор 45, два узла 43, 48 памяти и блок 44 микропрограммного управления. Причем узел 53 вычисления квадрата числа, накапливающий сумматор 52, узел 51 вычисления квадратного корня числа, узел 50 вычисления обратй величины числа и первый регистр 46 единены последовательно, первый и второй входы умножителя 47 подключены соответственно к выходу первого регистра 46 и первому выходу второго узла 48 памяти, выход...

Номер патента: 1800463

Опубликовано: 07.03.1993

Авторы: Выжиковски, Каневский, Масленников

МПК: G06F 15/347

Метки: матриц, разложения, треугольного

...коммутатора 18,1 на его выход и записывается в регистр 19,1, а 22 с второго входа устройства проходит через коммутаторы 10.1 и 11.1 и записывается в первый регистр блока 22,1, а 21 из первого регистра блока 22.1 переписывается в его второй регистр. Кроме того, а 12 из третьего регистра проходит через коммутаторы 14.1 и 12.1 и записывается в регистр 16.1, в третий регистр записывается а 1 з, счетчик 40 уменьшает свое значение на единицу.В четвертом такте триггеры 23, 27, 43 и 33 устанавливаются в единицу, а триггеры 31 и 28 - в ноль, в счетчики 39 и 26 записываются соответственно значения (и)=2 и (и+2)=5, счетчики 40 и 36 уменьшает свое состояние на единицу, аз 2 поступает с третьего входа устройства, записывается в регистр 16.2 и...

Номер патента: 1801224

Опубликовано: 07.03.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко, Юн

МПК: G06F 15/347

Метки: матриц, умножения

...20.3 выдается произведение с 1 збз 1 ипоступает в сумматор 24.3, с выхода которого сумма с 11 б 11+ с 12 б 21+ с 1 збз 1 = т 11 записывается в регистр 25.3, Элемент с 1 ззаписывается в регистр 22,3, а элемент бз 1 - в блок регистров 19.3,В пятнадцатом такте в вычислительном модуле 5 1 с выхода умножителя 20,1.поступает с 2 збзз и в сумматоре 24.1 суммируется с нулем и записывается в регистр 25,1, с записывается в регистр 25,2, Элемент а 12 записывается в регистр 22.2, элемент Ь 21 - в блок регистров 19,2, В вычислительном модуле 1,3 с выхода умножителя 7.3 выдает ся произведение а 1 зЬз 2 и поступает в сумматор 13,3, с выхода которого выдается сумма а 11 Ь 1 г+ а 12 Ь 22+ а 1 зЬзг = б 1 г и записывается в блок регистров 19.3....

Номер патента: 1802363

Опубликовано: 15.03.1993

Авторы: Каневский, Лепеха, Масленников

МПК: G06F 15/347

Метки: матрицами, операций

...элементы 1-го столбца.При поступлении на первый вход устройства управления 2 сигнала нНэчало рабОты" триггер 14 устанавливается в и 1",советчик 15 устанавливается в иО", на выходе 10схемы 16 устанавливается значение и 1", поступающее на первый вход блока задержки3,1.В первом такте на входы вычислительного модуля 1.1,1, 1,1.2, 1,1.3 поступают элемнты а 11, а 21, аз 1. аа 1 и записываются вов одн ые регистры. Одновременно триггер1,1 блока задержки устанавливается в н 1",сч, тчик 15 принимает значение 1, на выходесхемы 16 устанавливается значение иО", на 20третьем выходе вычислительного модуля 11,)1.1 появится значение О 11,Во втором такте на входы вычислительнь 1 х модулей 1,1.1, 1.1.21.1.3 поступаютз ачения а 12, а 22, аз 2, аа 2, в...

Номер патента: 1803921

Опубликовано: 23.03.1993

Автор: Грачев

МПК: G06F 15/347

Метки: алгебраических, линейных, матрицей, решения, систем, треугольной, уравнений

...аналогично СЛАУ Ох = Ь 1 и2 х = Ь 2, отличие заключается в следующем;1. Потоки элементов векторов решений35 х, х и промежуточных параметров ураспространяются по шинам, образованным входом 6,5, регистром 13, выходом 6,9и входом 6.,8, регистром 5, выходом 6.4 каждой ячейки 6 ВЯ),= п.2 в направлении,40 противоположном направлению распространения соответствующих потоков дляСЛАУ ( х = Ь 1 и2 х = Ь 2.2, Ввод элементов матрицыз произво- дится с задержкой на и микротактов по от 45 ношению к началу ввода элементовматрицы1.3. Ввод элементов матрицз и .4 производится, начиная с ячейки 7 ВЯп+1, т.е. в этуячейку передаются элементы главной диаго 50 нали, в ячейку 6 ВЯп элементы диагоналит+1 "), Ц, 1 = 1, ии т,д,Временная диаграмма,...

Номер патента: 1807499

Опубликовано: 07.04.1993

Авторы: Аванесян, Айдаров, Антоненков

МПК: G06F 15/347

Метки: матриц, умножения

...код адреса с номером один (фиг. За, в), Блок 1.1 памяти, все еще находящийся в режиме чтения, через время тпосле смены состояния счетчика 10 переходит в режим записи(фиг. 2 б). В результате по первому адресу записывается ранее вычисленная сумма Ь 11, Далее, после того как вершина импульса на выходе элемента 15 (фиг. 2 б) полностью сформируется, блок 1,1 переходит в режим чтения, причем по прежнему адресу, Считанный операнд Ь 11 просуммируется также с Ь и результат 2 Ь 11 с приходом следующего тактового импульса зафиксируется в регистре 4.1, а позже через время т запишется в блок 1,1 по второму адресу. Аналогично вычисляются и записываются величины ЗЬ 1, 4 Ь 11, , (2"- 1)Ь 11,Рассмотренные операции совершаютсяпараллельно для всех блоков...

Номер патента: 1809448

Опубликовано: 15.04.1993

Авторы: Бянкин, Дорошенко, Ларин, Обрученков, Падерин, Пантелеев, Янковский

МПК: G06F 15/347, G06F 15/419

Метки: исследования, петри, сетей

...вершины получены все возможные дочерние маркировки) и этот же сигнал подается на четвертый вход блока хранения маркировок предшествующего уровня, по которому из этого блока в регистры 25 и 24 заносится соответственно следующая (если такая же имеется в блоке хранения маркировок предшествующего уровня) маркировка предыдущего уровня и ее номер 1 на предыдущем уровне.После того как перебраны все вершины предшествующего уровня, для каждой из которых найдены дочерние вершины, которые в свою очередь образуют множество маркировок текущего уровня, необходимо искать дочерниевершины для вновь полученных вершин, т.е. осуществить построение дерева достижимости далее. Импульс со второго вь 1 хода.блока 18 поступает на второй 84 вход блока...

Номер патента: 1829043

Опубликовано: 23.07.1993

Авторы: Выжиковски, Каневский, Масленников

МПК: G06F 15/324, G06F 15/347

Метки: алгебраических, линейных, решения, систем, уравнений

...которое пройдя через комму 1татары 21.2 и 18,2 записывается в регистр 5 10 15 20 25 30 35 40 45 50 55 19.2, поскольку коммутатор 29,2 пропускает на свои выходы информацию со своего четвертого и третьего входов, В этом же такте в счетчик 52 вновь записывается значение (и) = 3 в двоичном коде, аг 1 с выхода блока 15 поступает на вход блока 3, на другой вход котоого подается а 41, и ре 1 зультат гпг 1= -аг 1 /а 41 по заднему фронту тактового импульса записывается в Рг 1 блока 4.В шестом такте на вход устройства поступает агг = агг, которое пройдя через коммутаторы 21,2 и 20.2 записывается в Рг 1 блока 30.2, поскольку на управляющие входы коммутаторов 20.2 и 18,2 поступает Ог 1 = 0 с первого выхода (и третьего входа) коммутатора 29.2, а...

Номер патента: 1835548

Опубликовано: 23.08.1993

Авторы: Выжиковски, Каневский, Кириченко, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, умножения

...и 7.1,2 соответственно переписываются в регистры 5 1.2 и 6.1,2, а в регистры 4.1.2 и 7.1,2 поступают элементы абаз и Ьз 1, которые также поступают на входы умножителя 3,1,2, с выхода которого произведение а 1 зЬз 1 поступает в сумматор 8.1,2, с выхода которого выдается сумма а 1 Ь 11+ а 1 зЬз 1, которая поступает в регистр 11.1.2. В вычислительном модуле 1.2.2 с выходов регистров 4,2.2 и 7.2.2 элементы аз 2 и Ь 21 соответственно переписываются в регистры 5.2.2 и 6.2.2, а в регистры 4.2.2 и 7.2,2 соответственно поступают элементы а 2 з и Ьз 2, которые также поступают в умножитель 3.2.2, с выхода которого произведение а 2 зЬз 2 поступает в сумматор 8.2.2, с выхода которого сумма а 21 Ь 12+ а 2 зЬз 2 поступает в регистр 11.2,2. В...

Номер патента: 1837321

Опубликовано: 30.08.1993

Авторы: Елфимова, Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 15/347

Метки: матриц, перемножения

...15 и 16 и группу сумматоров 17, элемент задержки 14, содержащий (и) последовательно соединенных регистров для выравнивания временных задержек результатов операции, получаемых в процессорных блоках с целью одновременной подачи их в выходные регистры 5. Все выходы регистров блока 14 тактируются единым синхросигналом, поступающим на регистры через каждые и тактов. При этом данные передаются от одного регистра к другому.Блоки устройства соединены следующим образом. ИнФормационные входы устройства 6 и 7 соединены соответственно со вторыми входами мультиплексоров 4 каждого процессорного блока 1.1-1,п и вторым входом узла умножения 3 первого процессорного блока 1.1, входы блока 2 управления 8, 9 и выход 10 соединены соответственно с...

Номер патента: 1839262

Опубликовано: 30.12.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...умно- жителе 7.3 происходит умножение а 11 Ь 1 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.3 записываются а 21 и Ь 11, В регистр 10.3записывается а 11, в регистр 9,3 - а 21, в регистр 15,3 - Ь 11Седьмой такт. В ВМ 1.1 В сумматоре 21,1 происходит суммирование произведений а 21 Ь 12+а 22 Ь 22 и сумма записывается в блок 22.1 регистров, В умножителе 7,1 происходит умножение аз 2 и Ь 2 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.1 поступают аз и Ь 31, В регистр 10.1 записывается а 22, в регистр 9.1 - а 1 з, а в регистр 12.1 - Ьз 1, В ВМ 1,2, В блок 22.2 регистров записывается произведение аз 1 Ь 11. В умножителе 7,2 происходит умножение а 12 Ь 22 и...