Устройство для решения системлинейных уравнений

пц 83 0396 Севз Советских Социалистических Республнк(22) Заявлено 050 б 79 (21) 27749 б 5/18-24с присоединением заявки Нов(51) М. Кл. 6 Об Г 15/324 Государственный комитет СССР по дедам изобретений и открытий(72) Авторы изобретения В.П. Боюн, Л.Г. Козлов, Б,Н. Малинови С.И. ТретьяковЬЬсОрдена Ленина институт кибернетики А УкраинсцФССР1,", 1" 1(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ УРАВНЕНИИИзобретение относится к вычислительной технике и может быть применено при построении устройств для решения систем линейных алгебраических уравнений,Известно устройство, построенное на базе интеграторов и содержащее интеграторы коэффициентов, интеграторы свободных членов и интеграторы неизвестных, причем выходы интеграторов коэффициентов каждого столбца соединены с выходами интеграторов свободного члена того же столбца, выходы которых подключены ко входам интеграторов неизвестных того же столбца и входам интеграторов коэффициентов соответствующих строк (11Недостатками этого устройства являются большое количество оборудования, низкое быстродействие, трудность определения конца решения. Наиболее близким по техническому решению к предлагаемому является устройство, содержащее регистры свободных членов, запоминающий блок коэффициентов, сумматоры, множитель-ные блоки, регистры неизвестных, схемы приема 121. Недостатки данного устройства -большое количество оборудования инизкое быстродействие, которое зависит от времени перемножения в множительных блоках, суммированияпоследовательно в сумматорах и количества итераций решения.Цель изобретения - увеличениебыстродействия и упрощение устройст ваПоставленная цель достигаетсятем, что устройство, содержащее блоки памяти коэффициентов, суммирующие блоки, регистры невязок, сумма тор и блок памяти неизвестных, причем выходы блоков памяти коэффициентов соединены с первыми входами соответствующих суммирующих блоков,выходы регистров невязок подключены .20 ко вторым входам соответствующихсуммирующих блоков, выход сумматора подключен ко входу блока памятинеизвестных, выход которого соединен с первым входом сумматора, содер жит шиФраторы приращений неизвестных, коммутатор и выходной дешифратор, выходы суммирующих блоков подключены к входам соответствующихрегистров невязок и шифраторов при ращений неизвестных, выходы которыхсоединены с соответствующими входами коммутатора, выход которого подсоединен к третьим входам суммирующих блоков и ко входу выходного дешифратора, выход которого подключенко второму входу сумматора.На фиг, 1 представлена блок-схема устройства, на Фиг, 2 - схемасуммирующего блока; на фиг. 3 - схема Шифратора приращений неизвестных,Устройство состоит из блоков 1памяти коэффициентов, суммирующихблоков 2, шифраторов 3 приращенийнеизвестных, регистров 4 невязок,коммутатора 5, выходного дешифратора б, сумматора 7 и блока 8 памятинеизвестных. Суммирующий блок 2 состоит из к мультиплексоров 9, гдек - разрядность кодов,.к-разрядныхсумматора 10 и регистра 11, двухэлементов И 12 и элемента ИЛИ 13,Шифратор приращений неизвестных 3состоит из (к)-х элементов НЕ 14,(2 к)-х элементов И 15, шифрирующего узла 16, к-разрядного регистра 17,Устройство работает следующимобразом.В -ый блок 1 памяти коэффициентов заносятся коды коэффициентова -ой строки решаемой системыиуравнений г. а х = в. В регистЬ (ры 4 невязок заносятся соответственно коды свободных членов в, содержимые суммирующих блоков 2 устанавливаются в ноль, и в блок 8 памятинеизвестных заносятся начальныеприближения неизвестных. На нулевомтакте решения системы уравнений в суммирующие блоки 2 поступают соответственно коды свободных коэффициентов, хранящиеся в регистрах 4 невязок. Далее коды свободных членов из суммирующих блоков 2 поступают на входы регистров 4 невязок, где запоминаются, и на входы шифраторов 3. В этих шифраторах происходит выделение старших разрядов невязок, представляющих собой приращения соответствующих неизвестных,шифрируются в соответствующем шифраторе 3 и через коммутатор 5 поступают на вход дешифратора б и на все управляющие входы суммирующих блоков 2, т,е. шифратор 3 выполняет арифметическую операцию: 2 "фо 97 1) (У - невязка). Дешифратор б преобразует постуПивший свернутый код приращения неизвестного в полноразрядную величину (старший разряд соответствующей невязки), которая затем суммируется в сумматоре 7 с предыдущим значением соответствующего неизвестного, хранимым в блоке 8, и записывается опять на то же место в блок 8, Код приращения не-.известного, поступивший на управляющие входы суммирующих блоков 2, упрафляе-. в соответствующем такте сдви 5 10 15 20 ЗО 35 40 45 50 55 Работа шифратора 3 заключается в следующем. С помощью элементов НЕ 14 и 15 собрана схема, которая работает как приоритетная цепочка, т,е. при появлении старшей (левой) значащей единицы прохождение остальных разрядов на вход узла 16 запрещено. Преобразованный с помощью узла 16 код записывается в регистр 17, где хранится в течение итерации. гом коэффициентов. На следующемпервом такте с выходов блоков 1 напервые входы соответствующих суммирующих блоков 2 поступают первыекоэффициенты соответствующих строк,Далее содержимые суммирующих блоков2 сдвигаются на количество разрядов, определяемое кодом на их управляющем входе. Тем самым осуществляется операция: аь х,(рф"7, (р - номер итерации). Далее за я тактовв сумматорах образуется величинаа "ь х (р"7. На следующем(и+7)-ом такте к полученной суммедобавляется соответственно код свободного члена. Полученный результатневязка уравнения - поступает в регистр 4 невязок, где запоминаетсяна время следующей итерации, и навход шифратора 3 соответственно.Таким образом, для решения системы уравнения А х = 8 можно привести следующий алгоритм работы устройства."х.(р) = х.Р 7 + ьх (Р"7111, 2, , и,. (р+ "7 - (Р)(р+17- ) при начальных условиях:х(О 7: х. У = Ы.Работа суммирующего блока 2 заключается в том, что на первые входы всех мультиплексоров 9 поступают соответственно разряды кода коэффициента, причем -ые входы -х мультиплексоров 9 объединены, т.е. структурно определяется сдвиг на один разряд, В зависимости от кода на управляющих входах мультиплексоров 9 подключается на выход соответствующий вход. Таким образом, за один такт можно сдвинуть код на к разрядов. Далее код с выходов мультиплексоров 9 поступает на первый вход сумматора 10, где суммируется с другой величиной, поступающей на второй вход сумматора 10 через элементы И 12 и ИЛИ 13 и хранимой в регистре 11. В зависимости от сигналов на управляющих входах элементов И 12 на второй вход сумматора 10 подключается второй вход суммирующего блока 2, на который подается код невязки из регистра невязки 4.Изобретение позволяет значительно сократить оборудование (при и = 100,20) примерно в 3 раза и повысить быстродействие. Формула изобретенияУстройство для решения систем линейных уравнений, содержащее блоки памяти коэффициентов, суммирующие блоки, регистры невязок, сумматор и блок памяти неизвестных, причем выходы блоков памяти коэффициентов соединены с первыми входами соответствующих суммирующих блоков, выходы регистров невязок подключены ко вторым входам соответствующих суммирующих блоков, выход сумматора подключен ко входу блока памяти . неизвестных, выход которого соединен с первым входом сумматора, о т л и ч а ю щ е е с я тем, что,с целью увеличения быстродействияи. Упрощения, оно содержит шифраторыприращений неизвестных, коммутатори выходной дешифратор, выходы суммирующих блоков подключены ко входамсоответствующих регистров невязоки шифраторов приращений неизвестных,выходы которых соединены с соответствующими входами коммутатора, выход которого подсоединен к третьимвходам суммирующих блоков и ко входу выходного дешифратора, выход .которого подключен ко второму входу сумматора.Источники информации,принятые во внимание при экспертизе5 1. Майоров Ф.М. Электронные цифровые интегрирующие машины. М830396 Составитель Н. Палееведактор Л. Повхан Техред М. Коштура рректор М. Демчик писно Заказ 3 ПП "Патент", г. Ужгород. Ул. Проектна или О/55Тираж 745 НИИПИ ГосударственногО комитепо делам изобретений и откр 5, Москва, Ж, Раушская наб а СССРтийд4/