Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 50 А 1 18 51)5 6 06 Р 15/3 РЕТЕН НИЕ К АВТОРСК ИДЕТЕЛ ЬСТВ о злектроприборо стеренко, К,Ю.н. В,С,Харченк НАЛЬНОЫХ СИГтоматике и т быть истки сигнаГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(54) УСТРОЙСТВО ДЛГО ПРЕОБРАЗОВАНИНАЛОВ ПО УОЛШУ - А(57) Изобретение относвычислительной технипользовано в аппарату ьство ССС /332, 1976 льство СС 5/332, 198 Я ОРТОГО Я ЦИФРО ДАМА РУ ится к ав ке и може ре обрабо лов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д. Целью изобретения является повышение производительности устройства для ортогонального преобразования цифровых сигналов по Уолшу - Адамару за счет разбиения каждого пакета из 2 й/отсчетов на два параллельных потока, что позволяет для базовой операции в каждом такте любой интеграции использовать сразу два отсчета. Устройство ортогонального преобразования цифровых сигналов по Уолшу - Адамару содержит генератор 1 тактовых импульсов, счетчик 2, сумматор-вычитатель 3, первый 4 и второй 5 блоки сдвиговых регистров, бло- Я ки 6 - 11 злементов ИЛИ, блоки 12 - 25 злементов И. 3 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки сигналов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д,Цель изобретения - повышение производительности,На фиг,1 представлена функциональная схема устройства ортогонального преобразования цифровых сигналов по Уолшу - Адамару для случая 2 = 8; на фиг,2 - временные диаграммы функционирования устройства; на фиг.З - граф-схема алгоритма ортогонального преобразования цифровых сигналов по Уолшу - Адамару.Устройство ортогонального преобразования цифровых сигналов по Уолшу - Адамару содержит генератор 1 тактовых импульсов, счетчик 2, сумматор - вычитатель 3, первый 4 и второй 5 блоки сдвиговых регистров, блоки 6 - 11 элементов ИЛИ, блоки 12-25 элементов И обозначены первый 26, й-й 27 и (ч+1)-й 28 выходы счетчика 2,На фиг,2 использованы обозначения, принятый на фиг.1, На фиг.З принять следующие обозначения: Х 1, Х 2 Х 8 обозначены входные отсчеты; У 1, У 2 У 8 - выходные отсчеты - коэффициенты Уолша-Адамара.Рассмотрим назначение основных элементов устройства.Генератор 1 предназначен для формирования последовательности Тактовых импульсов; синхронизирующих работу устройства.Счетчик 2 предназначен для формирования признаков четности тактов, четности итераций, а также сигнала управления сумматором-вычитателем.Сумматор - вычитатель служит для выполнения над отсчетами А и В, поступающими соответственно на его первый и второй информациоуные входы, базовой операции,Единичный сигнал на управляющем входе сумматора-вычитателя переводит его в режим сумматора, нулевой - в режим вычитателя. В целом сумматор - вычитатель функционирует также как и в прототипе,Базовая операция алгоритма заключается в вычислении по формулам:А 1+В =САп - Вп =Опгде Ал и Вп - входные отсчеты рля 1-й итерации (для 2 = 8) 1 =- 1,2,3, и = 2 - номер баэовой операции), при= 1 А, и В являются входными отсчетами из группы Хп;А 1 =-Х 1, Аг = Хз, АзХ, А 4 =Х 71 11В 1 =Х 2, В 2 =.Х 4, Вз .-Хб, В 4 =Х 8режиме сумматора. 5 10 15 20 25 30 35 40 45 50 Сп и Оп - результаты базовой операции в1-й итерации. принимаемые как исходныеданные Ап и Вп для базовой операции+1+следующей итерации в соответствии с используемым графом алгоритма фиг.З,Таким обоазом:В 1 = Сг, А 1" = С 1В 2 = С 4, А 2 = СЗ+1+1В 4 = О 4, А 4 = ОзПосле выполнения последней итерации1 =3 результатами базовых операция будутявляться коэффициенты Уолша, упорядоченные по Адамару, пзоичем:У 1" = С 1 Уг" = Сг ", Уз" = Сз, У 4 = С 4 ",У 5 =О 1,У 6 =Ог У 7 =Оз, Ув=О 4"где К = 1, 2, 3. - номер группы входныхотсчетов,Первый 4 и второй 5 блоки сдвиговыхрегистров предназначены для приема, хранения и последовательной выдачи соответствующих отсчетов, По первому входупервый 4 блок последовательно принимаетхранит и последовательно вйдает на первый выход отсчеты А, где 1= 1,3,п=1,4, аналогично по второму входу он принимаетотсчеты Вп, где 1 =1,3,п=1,4 и выдает их насвой второй выход, Порядок функционирования блоков регистров не отличается отаналогичных блоков в прототипе.Второй 5 блок аналогично по первомвход-выходу работает с отсчетами Сп,1=1,3,п=1,4, по вторым О, 1=1,3,п=1,4,Рассмотрим порядок функционирования устройства ортогонального преобразования цифровых сигналов поУолшу-Адамару в целом,В исходном состоянии счетчик 2 обнулен, в первом 4 блоке сдвиговых регистровзаписаны на последовательных адресах отсчетыА 1,А 2,АЭ,А 4 иВ 1,В 2,Вз,В 4(Цепи установки элементов устройства в исходное состояние не показаны), Состояниевторого 5 блока сдвиговых регистров безразлично.По первым четырем импульсам с выходагенератора 1 тактовых импульсов отсчетыполярно с первого и второго выходов первого 4 блока сдвиговых регистров по нулевомусигналу на выходе 28 счетчика 2 через блоки14 и 16 последовательно поступят на первый и второй входы сумматора - вычитателя в следующем порядке:А 1 ИВ 1,А 2 иВ 2,АЗ иВЗ,А 4 иВ 4, В течение этих четырех тактов сумматор-вычитатель 3 будет функционировать в В первом такте будет сформирован отсчет С 1, по заднему фронту первого им 181565050 55 пульса через блок 22 по первому входу занесется в блок 5 сдвиговых регистров; аотсчеты А 1 и 81 по этому же импульсувновь по первому и второму входам соответственно занесутся в блок 4 сдвиговых регистров. Во втором такте будет сформированотсчет С 2, который через коммутатор 23занесется по второму вход в блок 5 сдвиговых регистров. Отсчеты А 2 и 82 вновь окажутся записанными в блок 4 сдвиговыхрегистров. В конце четвертого такта отсчеты А 1 Аа и 81 84 вновь окажутся записанными по прежним адресам в блоке 4сдвиговых регистров, а в блоке 5 регистровпо первому его входу занесутся отсчеты С 1и Сз, а по второму С 2 и С 4,В очередные четыре такта сумматорвычитатель функционирует в режиме вычитателя. Сформированные отсчеты будутзанесены в блок 5 сдвиговых регистров: попервому входу - 01 и Оз, по второму - 02и 04 . Таким образом, к концу первой итерации на последовательных адресах во втором 5 блоке сдвиговых регистров окажутсязаписанными отсчеты: С 1, Сз, 01 . Оз иС 2, С 4, 02, 04, а в блоке 4 сдвиговых1 1 1 1регистров вновь занесутся отсчеты. А 1 А 4 и 81 84 . Во второй итерацииустройство функционирует аналогично, стой разницей, что теперь на вход сумматора - вычитателя 3 отсчеты поступают с первого и второго выходов второго 5 блокасдвиговых регистров, а результаты операций заносятся в первый 4 блок сдвиговыхрегистров,В конце второй итерации в первом 4блоке сдвиговых регистров будут записаныпо последовательным адресам отсчеты:А 1 А 4 и 8184, В конце третьей ите 2рации во втором 5 блоке сдвиговых регистров окажутся записанными попоследовательным адзоесам отсчеты С 1 з,Сз, 01 Оз и С 2., С 4, 02, 04, которые3являются коэффициентами Уолша-АДамара.У 1 Уз, У 5, У 7 и У 2, У 4, Уб, УВПосле этого устройство переходит в исходное состояние. Далее по соответствующим управляющим сигналам порядокработы устройства повторяется.Формула изобретенияУстройство для ортогонального преобразования цифровых сигналов по УолшуАдамару, содержащее шесть блоковэлементов И, три блока элементов ИЛИ,сумматор - вычитатель, два блока сдвиговыхрегистров, генератор тактовых импульсов исчетчик, причем выход сумматора - вычитателя соединен с первыми входами первогои второго блоков элементов И, выход, пер 5 10 15 20 25 30 35 40 45 вый и второй входы первого блока элементов ИЛИ соединены соответственно с первым информационным входом сумматора - вычитателя. выходом третьего блока элементов И и выходом четвертого блока элементов И. выход второго блока элементов ИЛИ соединен с первым информационным входом первого блока сдвиговых регистров, первый выход которого соединен с первыми входами третьего и пятого блоков элементов И, первый вход второго блока элементов ИЛИ соединен с выходом пятого блока элементов И, первый выход второго блока сдвиговых регистров соединен с первыми входами четвертого и шестого блоков элементов И, выход шестого блока элементов И соединен с первым входом третьего блока элементов ИЛИ, выход которого соединен с первым информационным входом второго блока сдвиговых регистров, синхровход которого соединен с синхровходом первого блока сдвиговых регистров, выходом генератора тактовых импульсов и счетйым входом счетчика. о т л ич а ю щ е е с я тем, что, с целью повышения производительности, оно дополнительно содержит три блока элементов ИЛИ и восемь блоков элементов И, причем выход первого блока элементов И соединен с первыми входами седьмого и восьмого блоков элементов И, выходы которых соединены соответственно с вторым входом второго и первым входом четвертого блоков элементов ИЛИ, второй выход первого блока сдвиговых регистров соединен с первыми входами девятого и десятого блоков элементов И, выход девятого блока элементов И соединен с вторым входом четвертого блока элементов ИЛИ, выход которого соединен с вторым информационным входом первого блока сдвиговых регистров, выход десятого блока элементов И соединен с первым входом пятого блока элементов ИЛИ, выход и второй вход которого соединены соответственно с вторым информационным входом сумматора - вычитателя и выходом одиннадцатого блока элементов И, первый вход которого соединен с вторым выходом второго блока сдвиговых регистров и первым входом двенадцатого блока элементов И, выход которого соединен с первым входом шестого блока элементов ИЛИ, выход и второй вход которого соединены соответственно с вторым информационным входом второю блока сдвиговых регистров и выходом тринадцатого блока элементов И, первый вход которого соединен с выходом второго блока элементов И и первым входом четырнадцатого блока элементов И, выход которого соединен с вторым входом третьего блока1815650 28 Х Составитель Ю. ЛанцовТехред М,Моргентал рректор Н Ревская едакт Заказ 1637 . Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 бинат "Патент", г. Ужгород, ул,Гагарина. 101 о-издательск оизводс элементов ИЛИ, выход первого разряда счетчика соединен с вторыми входами седьмого, восьмого, тринадцатого и четырнадцатого блоков элементов И, выход й-го разряда счетчика (где 2 - число вычисляеМмых коэффициентов преобразования) соединен с управляющим входом сумматоравычитателя, выход (И+1)-го разряда счетчика соединен с вторыми входами с первого по шестой и с девятого по двенадцатый бло ков элементов И.