Яхимчик

Номер патента: 1695387

Опубликовано: 30.11.1991

Авторы: Лукошко, Скоковская, Тихомиров, Шинкевич, Яхимчик

МПК: G11C 16/02

Метки: логическая, матрица, программируемая

...и 02 элементов НЕ 25 и 26 образуются положительные стробы на выходах 29 и 30 формирователя 7 (фиг,2,в,г). Если уровень строба на выходе 29 выше порогового напряжения Овр,п МДП-транзистора п-типа, открываются транзисторы блоков подзаряда 5, разряжающие входы 17 элементов ИЛИ (фиг.2,з), Если уровень строба на выходе 30 выше порогов переключения Оп и Од элементов ИЛИ-НЕ формирователя 7 и блоков установки 8, происходит обнуление входов 15 элементов И (фиг.2,ж) и запирание транзисторов 22 и 23 усилителей б (фиг,2,е) по входам запуска, При дальнейшем повышении уровня строба на выходе 29 до порога переключения Оз элемента НЕ 27 образуется отрицательный строб на выходе 30 (фиг.2,д), понижение уровня которого до порогового напряжения...

Номер патента: 1695383

Опубликовано: 30.11.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G11C 17/00

Метки: логическая, матрица, программируемая

...выходами элементов И, появляется активный уровень логической 1, а выходы усилителей 5, связанные с неразряжающимися выходами элементов И, переключаются в состояние логического О. Информация с выходов усилителей 5 фиксируется блока ми 6 временного хранения, на втором выходе 72 последнего блока 6 появляется уровень логической 1, Триггер в блоке 10 переключается в состояние логической 1 на выходе элемента 2 И-НЕ 44, Уровень логического 0 на пятом выходе блока 10 блокирует блоки установки 8, и с этого момента процесс на заряжаемых входных шинах 59 элементов И сменяется их разрядом до уровня. логического О,Уровень логического 0 на первом 71 выходе блока 10 включает транзистор 18 в блоках подзаряда 3 и начинается подзаряд выходов 60...

Номер патента: 1661757

Опубликовано: 07.07.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G06F 7/38

Метки: каскадное, многоразрядных, операндов, ортогонального, сдвигов, типа

...младших разрядов на пять разрядов,тогда на входах разрядов входа 11 25установлены значения параметра сдвига соответственно 1-0-1, т,е, формирование результата на выходе 10 осуществлялось последовательно первойстрокой коммутаторов 1 (сдвиг на 1разряд), второй строкой коммутато 1 ов 1 (сдвиг на 0 разрядов) и третьейстрокой коммутаторов 1 (сдвиг на4 разряда), Выходы 18 дешифраторов 2аходятся в состоянии логического "О"(фиг. бг) и закрывают транзисторы 37подзаряда всех строк матрицы коммутаторов 1 и всех коммутаторов 5 группы,За счет разрешения сдвига высокимуровнем на входе 12 управляющие входы 21 и 22 передачи и сдвига коммутаторов 1 и 5 соответственно установлены в значении 0-1 в коммутаторах1 первой и третьей строки и первоми третьем...