Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

.05.86. л. В нград иту кая (53 (56 В 6 ОСУДАРСТБЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ кии электротехничес- , фВ. И, Ульянова (Ле нина)) Авторское свидетельство СССР 20974, кл. 0 06 Р 9/00, 1976.Авторское свидетельство СССР У 951320, кл. С 06 Р 15/32, 1980. (54) УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО УОЛШУ-АДАМАРУ(57) Предлагаемое устройство ортого нального преобразования, цифровых си налов по Уолшу-Адамару относится к области автоматики и вычислительной техники и выполняет быстрый алгоритм преобразования Уолша-Адамара нади входной последовательностью из 2 эпементов. Устройство может быть использовано в аппаратуре обработки образов, сжатия информации при передаче данных, для анализа и обработки звуковых сигналов, для цифровой фильтрации и т.д. Устройство содержит два блока сдвиговых регистров, регистр, сумматор ) коммутаторы, блоки элементов ИЛИ и блок управления. Цель изобретения - упрощение устройства. Достижение цели обусловлено введением двух блоков сдвиговых резисторов и групп элементов И, ИЛИ, выполняющих функции коммутаторов. В результате исключена большая группа блоков элементов И, ИЛИ и упрощена конструкция устройства 4 ил1Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки образов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, для цифровой Фильтрации и т.д.Цель изобретения - упрощение устройства.На Фиг. 1 изображена Функциональная схема устройства ортогонального преобразования цифровых сигналов по Уолшу-Адамару; на фиг. 2 - функпио/нальная схема блока управления; на Фиг. 3 .- временная диаграмма блока управления; на фиг. 4 - граф преобразований па Уолшу-Ацамару.Устройство содержит коммутаторы 1-6, блоки -9 элементов ИЛИ, регистр 10, сумматор-вычитатель 11 блоки 12 и 13 сдвиговых регистров, блок 4 управления, выходы 15-20 блока управления, Блок управления содержит генератор 21 тактов, счетчик 22, триггер 23, элементы И 24- 29, элементы ИЛИ 30 и 31.Устройство работает следующим образом.Перед началом вычисления И отсчетов входного сигнала хранятся на последовательных адресах в блоке 12 сдвиговых регистров. Каждая итерация выполняется за 2 Е тактов.На первой итерации (и на всех послецующих нечетных итерациях) выход блока 12 сдвиговых регистров через коммутатор 5, блок 8 элементов ИЛИ подключен к его входу и через коммутатор 1, блок 7 элементов ИЛИ к входам регистра 1 О и сумматора 1, выход сумматора 1 через коиутатор 4, блок 9 элементов ИЛИ подключен к входу блока 13 сдвиговых регистров. В соответствии с диаграммой (Фиг. 3) состояние коммутаторов 1-6 изменяется лишь при переходе с оцнай итерации на другую (т,е. через 2 М тактов). За первые М таКтов К отсчетов сдвигаются на выход блока 12 пад действием управляющих сигналов на шине 17 и к (И+1)-му такту оказываются вновь записанными но прежним адресам. При этом первый Х и второй Х отсчеты (и далее каждый нечетный и четный отсчеты) благодаря задержке нл один такт в регистре 10 одновременно поступают на инфарма 234847 2цианные входы сумматора 11. Сумматорнастроен по шине 19 на сложение.Сумма Х,+Х ва втором такте (и последующие суммы в четных тактах) записываются в блок 13 сдвиговых регистров под действием управляющихсигналов на шине 18 блока 14 управления. После Ч тактов И/2 сумм оказываются записанными на т 1/2 адресах 1 О в блоке 13, В течение следующихБ тактов (вторая половина первойили последующей нечетной итерации)сумматор 11 работает в режиме вычитания, поэтому в (К+2)-м такте вблок 13 записывается разность Х, -Ха в конце итерации во второй половине блока 13 оказываются записанными Б/2 разностей, Такая работасоответствует графу преобразований 20 (Фиг4)На второй итерации (и аналогичнона всех четных итерациях) устройство работает аналогично, на ролиблоков 12 и 13 взаимна изменяются.25 В качестве исходных данных выступают промежуточные результаты вычислений, накопленные в блоке 13.По окончании и-й (11-2") итерации коэффициенты преобразования С ,С Щ оказываю" ся. записанными в блоке 12,цвгавьх ре истров .Тактовая частота задается генератором 21 тактов в блоке 14 управления, Триггер 23 со счетным входом задает признак четности тактов, а счетчик 22 - признак четности итераций и половин итераций. Элементы И 24-29, ИЛ 30 и 3 выполняют Функцио коммутаторов тактовых импульсов.ДОформула изобретения Устройства для ортогональногопреобразования цифровых сигалак паУотшу-даару, содержащее шесть коммутаторов, три блока элементов ИЛИ,аегистп,. сумматор-вычитатель, блокуправления, причем выходы первого ивторого комму:атаров подключены квходам первого блока элементов ИЛИ,выходы третьего и четвертого коммутаторов пацключены к входам второгоблока элементов ИЛИ, выходы пятогои шестага коммутаторов ттодключены квходам третьего блока элементов ИЛИ,выход первого блока элементов ИЛИподключен к информационному входу регистра вьгхад регистра падкгпочен к)234первому информационному входу сумматора-вычитателя, о т л и ч а ю -щ е е с я тем, что, с целью упрощения устройства, оно содержат дваблока сдвиговых регистров, а блок 5управления содержит генератор тактов,триггер, счетчик, шесть элементов И,два элемента ИЛИ, выход первого блока элементов ИПИ подключен к второмуинформационному входу сумматора-вычи Отателя, выход сумматора-вычитателяподключен к информационным входамтретьего и пятого коммутаторов, выходы второго и третьего блокЬв элемен тов ИЛИ подключены к информационным 15входам первого и второго блоков сдвиговых регистров соответственно, выход первого блока сдвиговых регистровподключен к информационным входампервого и четвертого коммутаторов, щвыход второго блока сдвиговых регистров подключен к информационнымвходам второго и шестого коммутаторов, выход генератора тактов в блокеуправления подключен к счетным входам триггера и счетчика, а также кпервым входам первого, второго, третьего и четвертого элементов И,прямой и инверсный выходы триггераблока управления подключены к вторымвходам первого и второго элементов Исоответственно, выход первого элемента И блока управления подключен кпервым входам пятого и шестого эле 847 4ментов И, прямой выход Б-го 2 " число вычисляемых коэффициентов преобразования) разряда счетчика блока управления подключен к вторым входам третьего и пятого элементов И, инверсный выход И-го разряда счетчика блока управления подключен к вторым входам четвертого и шестого элементов И, выходы третьего и шестого элементов И блока управления подключены к входам первого элемента ИЛИ, а выходы четвертого и пятого элементов И - к входам второго элемента ИЛИ, прямой выход Н-го разряда счетчика является первым выходом блока управления и подключен к управляющим входам первого, четвертого и пятого коммутаторов, инверсный выход И-го разряда счетчика является вторым выходом блока управления и подключен к управляющим входам второго, третьего и шестого коммутаторов, выходы первого и второго элементов ИЛИ являются третьим и четвертым выходами блока управления и подключены к тактовым входам первого и второго блоков сдвиговых регистров соответственно, выход Б)- го разряда счетчика является пятым выходом блока управления и подключен к управляющему входу сумматора-вычи" тателя, выход второго элемента И являетсяшестым выходомблока управления и подключен к тактовому входу регистра./52 Тираж 671ВНИИПИ Государственногспо делам иэобретений113035, Москва, Ж, Раушс дписн итета СССР открытий я наб., д. 1 роиэводственно-полиграфическое предприятие, г. Ужгород, ул. П-, ектная,