Устройство для выделения рекуррентного синхросигнала с обнаружением ошибок

(56) Авторское свиВ 1198762, кл. Н 0 вым в устроистве является ввод блока12 контроля ошибок синхросигнала иблока 13 регулируемой задержки, Устройство имеет два режима работы, Первый режим работы, т,е, установлениесннхронизма, обеспечивает прием ипроверку в блоке 6 разделенных проверок 2 К элементов синхросигнала, Повторный прием 2 К элементов осуществляется столько раз, пока не будет принято 2 К элементов правильноПосле этого устройство переводится в режимподцержания синхронизма. В этом режиме блоком 12 осуществляется контроль принимаемого синхросигнала, Когца количество ошибок превышает допустимое количество блоком 12 устройствопЕреводится в первый режим, 1 э,п,ф-лы, 4 ил. И, Бедалис 88, 8)етельство СССР1 7/1 О, 1984,( 54 ) УСТРОЛСТВОРЕНТНОГО СИНХРОСИОШИБОК(57 ) Иэ обретениетике, телемеханиЦель изобретенияности переходногления синхронизмверности выделени К)1 ДЕЛЕНИЯ РЕКУРА С ОБНАРУЖЕНИЕ сится к автомаэлектруменьше вязи ите процесса восстанов и повышение достосинхросигнала, Но ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУИзобретение относится к автоматике, телемеханике, электросвязи и может быть использовано для цикловойсинхронизации в системах передачи дво 5инной информации и является дополнительным к основному авторскому свидетельству Ф 1198762.Цель изобретения - уменьшение длительности переходного процесса восста новления синхрониэма и повышение достоверности выделения синхросигнала,На фиг, 1 представлена структурная электрическая схема устройствадля выделения рекуррентного синхросиг нала с обнаружением ошибок, на фиг.2 схема переключателя режимов работы; наФиг3 - схема блока разделенных проверок (БРП)на фиг, 4 " схема блока контроля ошибок синхросигнала20Устройство для выделения рекуррентного синхросигнала с обнаружением ошибок содержит переключатель1 режимов работы, блок 2 проверки нарекуррентность, селектор 3, первый и 25второй элементы И 4 и 5, БРП 6, тре-,тий элемент И 7, элемент ИЛИ 8, четвертыйэлемент И 9,счетчик 10, триггер 11 управления, блок 12 контроля ошибок синхросигнала и блок 13 регулируемой задержки.Переключатель 1 содержит триггер14, первый и второй элементы И 15 и16, элемент ИЛИ 17,БРП 6 содержит 2 К-разрядный ре-.35гистр сдвига 18, первый элемент И 19,триггер 20, сумматоры 21, -21 к по моду.лю два, элемент ИЛИ-НЕ 22 и второйэлемент И 23Блок 12 состоит иэ сумматора по 40модулю два 24, элемента И 25, регистра сдвига 26, триггера 27, счетчика28 элемента 3 И-НЕ 29 и элементаИПИ 30,устройство для выделения Рекуррентного синхросигнала с обнаружениемошибок работает следующим образом,Принимаемая последовательностьдвоичных символов через переключатель1 поступает в блок 2, который содержит регистр сдвига на К разрядов с50точками съема на сумматор по модулюдва в соответствии с многочленомГ (3 С), и через второй элемент И 5, навторой вход которого подан раэрешакщийпотенциал с нулевого выхода триггера%11, в БРП 6 на вход 2 К-разрядного регистра сдвига8 и на первый входпервого элемента И 19, на второй вход которого подан разрешающий потенциалс нулево.о триггера 10, Первый единичный элемент принимаемого рекуррентного синхросигнала устанавливает триггер20 в единичное состояние, а на первыйвход второго элемента И 23 подаетсяразрешающий потенциал, Триггер 20 ипервый элемент И 19 исключает ложноесрабатывание БРП 6, когда- в 2 К-разрядном регистре сдвига 18 находятся однинули. Принимаемые двоичные элементырекуррентного синхросигнала,з аписываются в 2 К-разрядный регистр сдвига 18БРП 6, а счетчик 1 О на 2 К подсчитывает количество тактов работы устройства, Через 2 К тактов в 2 К-разрядномрегистре сдвига 18 БРП 6 записывается2 К элемейтов рекуррентного .синхросигнала, иэ них последние К элементовзаписываются в регистре сдвига на Кразрядов блока 2,Ег и 2 К элементов приняты правильно, то система разделенных провероквыполнена, и на выходе элемента ИЛИНЕ 22 будет высокий разрешающий потенциал . Импульс переполнения с выходасчетчика 10 на 2 К через открытый третий элемент И 7 устанавливает триггер1) в единичное состояние, запрещая темсамым дальнейшее прохождение элементовчерез второй элемент И 5 в БРП 6 идальнейший подсчет импульсов тактовой частоты счетчиком 10, так какчетвертый элемент И 9 закрыт повторому входу, С выхода третьегоэлемента И 7 импульс переполненияпоступает также на управляющий входпереключателя 1 и устанавливает триггер 14 в единичное состояние, который отключает третий вход переключателя 1 от его выхода и подключает вто"рой вход на выход переключателя 1,замыкая тем самым обратную связь переводит регистр сдвига на К разрядовблока 2 в автономное генерированиерекуррентной последовательности, кроме того, импульс переполнения с выхода счетчика 10 на 2 К через элементИЛИ 8 поступает на нулевой вход БРП6 и устанавливает 2 К-разрядный регистр сдвига 18 и триггер 20 в ну"левое состояниеподготавливая темсамым элементы БРП б к новому циклуработы.Селектор 3, подключенный к блоку2 при достижении селектируемой К-эначной комбинации, через первый элементИ 4, на втором входе которого разрез5 15890шающий потенциал с единичного выхода триггера 11 и первого выхода И 4выдает фаэирующий сигнал, Импульс свторого выхода первого элемента И 45возвращает устройство в исходное положение, устанавливая триггер 11 в нулевое состояние и подтверждая нулевоесостояние счетчика 10 .на 2 К и БРП, атакже поступает на первый вход переключателя 1 устанавливая триггер 14в нулевое состояние, размыкая тем самым обратную снянь и подключая входпереключателя 1 к его выходу,Если 2 К элементов принимаемого рекуррентного синхросигнала приняты не".верно, то на выходе БРП 6 низкий потенциал и импульс переполнения с выхода счетчика 10 иа 2 К не проходит навход третьего элемента И 7, а поступает в БРП 6 и устанавливает,триггер20 и 2 К-разрядный регистр сдвига 18в нулевое состояние, подготанлиная ихк приему следующего сегмента синхросигнала иэ 2 К элементов, И так до тех 25пор, пока 2 К элементов не будут приняты правильно,В блоке 12 осуществляется контроль действительно ли от момента времени после правильного приема 2 К элементов в БРП 6 до момента достижения селектируемой К-значной комбинации в селекторе 3, после чего производится но-. вый прием и проверка принимаемой рекурЗ 5 рентной последовательности в БРП 6 по выше описанному алгоритму, генерируемая рекуррентная последовательность блоком 2 совпадает и в какой-то степени с принимаемам синхросигнапом,До появления на выходе третьегоэлемента И 7 импульса, т,е, во время вхождения н синхрониэм,элемент3 И-НЕ 29 закрыт по третьему входу нулевым потенциалом с единичного выхода триггера 11. После правильногоприема 2 К элементов рекуррентногосинхросигнала БРП 6 импульс переполнения с выхода счетчике 10 на 2 Кчерез открытый третий элемент И 7 иэлемент ИЛИ 30 поступает на вход установки нулевого состояния триггера 27,Импульсом переполнения с выхода счетчика 1 О установленный триггер 11 в.единичное состояние своим разрешающим потенциалом с единичного выходаоткрывает элемент ЗИ-НЕ 29, т,е, блок12 подготавливается к работе,5 6Блок ) 2 работает следующим образоМ,На входы сумматора по модулю дна24 подается принимаемая рекуррентнайпоследовательность синхросигнала и генерируемая рекуррентная последовательность блоком 2. Когда элементы этихпост;едовательностей совпадают, то навыходе сумматора по модулю два 24 устанавливается низкий уровень, а принесовпадении - высокий уронень, Пер-вое несовпадение н н итоге нв выходесумматора по модулю н два 24 появившийся высокий уровень устанавливаеттрн 1 ггер 26 н единичное состояние, Навход регистра 26, счетчика 28 и элемента И 29 подается разрешающий потенциал, Счетчик 28 начинает подсчитыватьколичество тактовых импульсов, поступв.ющих на счетный вход, Регистр 26 фиксирует количество несонпадающих элементов, срвннинаеюх н сумматоре помодулю два 24. Емкость регистра 26 нсчетчика 28 выбирается исходя из ожидаемой вероятности ошибок в канале свези и степени точности слежения зв рекимом синкрониэма, Когда вероятность ошибок мала и от момента появления первой ошибки в синхросигнале, которая опрскидывает триггер 27 в единичное состояние, до момента появления импульса переполнения на выходе счетчика 28, т,е. эа время Т С;и, где ; - период тактовых импульсоь, п емкость счетчика 28, на выходе регистра .сдвига 26 не появился импульс переполнения, то импульс переполнения с выхода счетчика 28 поступает через элемент ИЛИ 30 на вход установки нуля триггера 27, Триггер 27 опрокидывается н исходное состояние, Триггер 27 своим сигналом сбрасывает в исходное состояние регистр сдвига 26 и счетчик 28, Когда эа время меиьше, чем время подсчета счетчиком 28, те. от момента появ" ления первого несонпадения на ныходе сумматора по модулю дна 25, на выходе регистра сдвига 26 появится иьин пульс переполнения, означающий, что количество несовпадающих элементов сигналов превышает допустимое количество (срыв синхронизма), импульс переполнения с выхода регистра 26 через открытый элемент ЗИ-НЕ 29 поступает на вход установки нулевого состояния триггера , а также к .нходу устаионки нулевого состояния счетчика 10, БРП 6 и на первый вход переключателя 1, Триггер )1 опрокппывается висходное состояние и нулевым потек циалом с единичного выхода блокирует элемент ЗИ-НЕ 29, а тем самым и выход блока 12, УстДойбтво переходит к новому циклу приема и про 5 верки принимаемой последовательности иэ 2 К элементов в ВРП 6 по выше описанному алгоритму.Емкость регистра сдвига 26 и счет чика 28 может быть выбрана следующим образом, Когда вероятность искажения одиночных элементов принимаемого синхросигнала мала, например частота ошибок не превышает одной иэ К элементов, то емкость накопителя может быть выбрана равной 2, а емкость счетчика - К, В случае потери синхроииэма устройством будет,зафиксировано, когда два элемента из К. будут искажены и устройством будет осуществлен, новый цикл приема синхросигнапа. Формула изобретения25устройство для выделехия рекуррентного синхросигиала с обнаружением, ошибок по авт. св, У 1198762, о т л ич а ю щ е е с я тем, что, с целью уменьшения длительности переходного процесса восстановления синхрониэма и повышения достоверности выделения синхросигнала, введены блок регулируемой задержки и блок контроля ошибок синхросигнала, первый и второй35 информационные входы которого подключены соответственно к информационному входу устройства и к второму входу переключателя рекимов, тактовый вход контроля ошибок синхросигнала подклк- М чен к объединенным тактовым входам блока проверок на рекуррентность, блока разделения проверок и первому входу четвертого элемента И, входы управления н начальной установки блока контроля ошибрк сйнхросигнала подключены соответственно к прямому выходу триггера управления и к четвертому входу переключателя режимов, тактовый вход устройства подключен через блок регулирования задержки к первому входу четвертого элемента И, выход блока контроля ошибок синхросигнала подключен к объединенным инверсному входу первого элемента И и первому входу переключателя режимов.2, Устройствопо п,1, о т л и ч аю щ е е с я тем, что блок контроля ошибок синхросигнала содержит последовательно соединенные сумматор по модулю два, элемент К, регистр сдвига на р разрядов и элемент ЗИ-НЕ, последовательно соединенные триггер, счетчик и элемент ИЛИ, второй вход и выход которого подключены соответственно к входу начальной установки и к нулевому входу триггера, тактовый вход блока подключен к объединенным второ му входу элемента И и счетному входу счетчиКа, вход обнуления которого объединен с одноименным входом регистра сдвига на г разрядов и вторьи входом элемента ЗИ-НЕ, третий вход которого является управляющим входом блока контроля ошибок синхросигнапа выход и первый и второй входы которога подключены соответственно к выходу элемента ЗИ"НЕ и первому и второму входам сумматора по модулю два,Составитель О. МелТ ехред Л,Олийнык кон едактор А.Долини рренторЭ,Кравцова оиэводственно-иэдательский комбинат "Патент", г, Укгород, ун. Гагарина, 101 Закаэ 6612/57 Тираж 626ВНИИПИ Государственного комитета по иэобр113035, Москва, Ж, Рауш Подписноеениям и открытиям при ГКНТ СССРкая наб., д, 4/5