Устройство выделения рекуррентного сигнала с обнаружением ошибок

(56) Авторское свидетельство СССРР 758552, кл, Н 04 Ь 7/1 О, 1978.(54) УСТРОЙСТВО ВЬДЕЛЕНИЯ РЕКУРРЕНТНОГО СИГНАЛА С ОБНАРУЖЕНИЕМ ОНИБОК(57) Изобретение относится к техникесвязи, Цель изобретения - повышениепомехозащищенности, Устр-во содержитпереключатель 1 режимов работы, блок2 проверки на рекуррентность, селекторы 3 и 15, эл-ты И 4, 11 и 13, блоксравнения 5, переключатель 6, анализатор 7 ошибок, реверсивный счетчик 8,счетчик 9, формирователь 10, эл-тИЛИ 12 и блок памяти 14. В устр-веосуществляется поэлементная проверкапринимаемой из канала связи последовательности на соответствие рекурГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ рентному закону построения сигнала.С помощью эл-та И 13 осуществляетсяисправление одиночной ошибки в регистре сдвига блока 2 проверки. Исправление искаженного разряда под влиянием действующих в канале связи помехосуществляется путем замены этогоразряда содержимым блока памяти 14,в который записывается каждый раэс появлением сигнала несовпаденияна выходе блока сравнения 5 состояние его первого входа. Для уменьшения ложной синхронизации в устр-вЕпроизводится суммирование эл-том ИЛИ12 сигналов фазового пуска, полученных дешифрацией селектором 5 состояния регистра сдвига блока 2 проверкии статистической обработкой приемаК элементов кода, предшествующих комбинации фазового пуска. Цель достигается введением эл-тов И 11 и 13,эл-та ИЛИ 12, блока памяти 14 и селектора 15. 1 ил.27308 13Изобретение относится к техникесвязи и может быть использовано длявыделения рекуррентного синхросигнала с обнаружением и исправпением ошибок при фазировании аппаратуры передачи данных с помощью фазового пускаи является усовершенствованием изобретения по авт. св. У 758552,Дель изобретения - повышение номехоэащищенности,На чертеже представлена структурная электрическая схема устройствавыделения рекуррентного сигнала с обнаружением ошибок,Устройство содержит переключатель1 режимов работы, блок проверки нарекуррентность 2, селектор 3, элемен-.ты И 4, блок сравнения 5, дополнительный переключатель 6, анализаторошибок 7, реверсивный счетчик 8,счетчик 9, выходной формирователь 10,первый дополнительный элемент И 11,элемент ИЛИ 12, второй дополнительный элемент И 13, блок памяти 14, дополнительный селектор 15.Устройство работает следующим образом.Исходное состояние переключателя 1обеспечивает прохождение поступающейпо входной шине устройства информациина вход блока проверки на рекуррентность 2 и на второй вход блока сравнения 5, на первый вход которого подается формируемая рекуррентным регистром сдвига олока проверки на рекуррентность 2 последовательность.Результаты поэлементной проверки принимаемой из канала связи последовательности на соответствие рекуррентному закону построения формируются вблоке сравнения 5 и подсчитываютсяреверсивным счетчиком 8. Посколькуодиночный ошибочный элемент, проходяпо К-значному регистру сдвига блокапроверки на рекуррентность 2, образует на выходе блока сравнения 5 К-разрядную последовательность сигналовнесовпадений и случайных совпадений,то с приходом первого сигнала несовпадений, сигналом со второго выходаанализатора ошибок 7, который в данном режиме работы устройства соединен при помощи дополнительного переключателя 6 с выходом блока сравнения 5, осуществляется сброс реверсивного счетчика 8 на К-тактов и бло.кировка его на время отсчета этогочисла тактов. Этим же сигналом, если10 15 20 5 30 35 ЛО Л 5 50 55 к этому времени в реверсивном счетчике 8 быг 1 о зафиксировано некотороечисло 1, совплдений, индицирующее сдостоверной вероятностью захват необходимой рекурренты, о чем свидетельствует разрешающий потенциал на дополнительном выходе реверсивного .счетчика 8 и через второй дополнительный элемент И 13 осуществляетсяисправление одиночной ошибки в регистре сдвига блока проверки на рекуррентность 2. Исправление искаженного под влиянием действующих в канале связи помех разряда осуществляет-.ся путем замены его содержимым блокапамяти 14, в который записываетсякаждый раэ с появлением сигнала несовпадения на выходе блока сравнениясостояние первого его входа, Анализатор ошибок 7 продолжает анализК-разрядного интервала рекуррентнойпоследовательности, если он определит, что последовательность, образованная на выходе блока сравнения 5соответствует одиночной ошибке, тосигналом с дополнительного выходаанализатора ошибок 7 производитсяприбавление к содержимому реверсивного счетчика В числа К, котороевозмещает вычтенное раннее из негочисло, за исключением единиЦы, соответствующей одиночной ошибке, В случае определения анализатором ошибок 7,наличия пакета ошибки на интервалеК-разрядов, то на своем втором входеон выдает сигнал, который одновременно закроет дополнительный переключатель 6, включит счетчик 9 и обеспечитвычитание из реверсивного счетчика 8числа 1)(где ) = 0,1,2,). Величинавыбирается из условий обеспечения требуемой достоверности выделения синхросигнала, Дополнительный реверс реверсивного счетчика 8 обусловлен тем, что последний искаженныйэлемент пакета ошибки не успеет выйти иэ регистра блока проверки на рекуррентность 2 до того, как реверсивный счетчик 8 отсчитает такты, прибавленные раннее. Блокировка выходаблока сравнения 5 необходима для исключения нежелательного воздействияпоследнего искаженного разряда пакета на анализатор ошибок 7. Дальнейший анализ продолжается по сигналупереполнения счетчика 9 (емкостьсчетчика 9 равна К), подключающеговыход блока сравнения 5 ко входу ана 1327308лизатора ошибок 7, который продолжит анализ рекуррентной последовательности после того, как последний искаженный знак пакета ошибки выйдет из регистра блока проверки на рекуррентность 2.По окончании зачетного участка рекуррентной последовательности на выходе реверсивного счетчика 8 появляется сигнал переполнения, который, воздействуя на второй вход переключателя 1, отключает поступление элементов синхросигнала из канала связи и переводит регистр сдвига блока проверки на рекуррентность 2 в режим автономного генерирования рекуррентной последовательности, а также открывает элемент И 4 и первый дополнительный элемент И 11.Для уменьшения ложной синхронизации в предлагаемом устройстве производится суммирование элементом ИЛИ 12 сигналов фазового пуска, полученных дешифрацией дополнительным селектором 15 состояния регистра сдвига блока проверки на рекуррентность 2 и статистической обработкой приема К- элементов кода, предшествующих комбинации фазового пуска. Статистическая обработка приема сигнала фазового пуска осуществляется путем поэлементного сравнения на блоке сравнения 5 генерируемых блоком проверки на рекуррентность 2 двоичных знаков с последними К-разрядами рекуррентной последовательности, поступающей из канала связи. Сигналом начала статистической обработки является высокий потенциал на выходе селектора 3, который настроен на К-разрядную комбинацию, следуемую на К-тактов раньше, чем сигнал фазирования, фиксируемый дополнительным селектором 15. Импульс, начала статистической обработки, пройдя через открытый элемент И 4 включает счетчик 9, а также блок сравнения 5 соединяется со входной шиной устройства и входом анализатора ошибки 7, к первому выходу которого подключен вход счетчика 9, ведущий подсчет сигналов совпадения. Результат статистической обработки поступает на вход выходного формирователя 10, который в случае несовпадения сравниваемых элементов, запретит прохождение синхросигнала, сформированного счетчиком 9. Причем, требуемый порог совпадений задается выходным формирователем 10.Сигнал фазового пуска поступает с выхода элемента ИЛИ 12 на выходную шину устройства, а также на третий вход реверсивного счетчика 8 и на дополнительные входы переключателя 1 и дополнительного переключателя 6, возвращая устройство в исходное состояние. 5 1 О Формула изобретения Устройство выделения рекуррентного сигнала с обнаружением ошибок по авт, св, В 58552, о т л и ч а ющ е е с я тем, что, с целью повышения помехозащищенности, введены последовательно соединенные дополнительный селектор, первый дополнительный элемент И и элемент ИЛИ, блок памяти и второй дополнительный элемент И, выход которого подключен к первому дополнительному входу блока проверки на рекуррентность, при этом первый и второй входы второго дополнительного элемента И подключены к дополнительному выходу реверсивного счетчика и к его первому входу соот 45 50 55 Дополнительный селектор 15 реализован аналогично селектору 3 и представляет собой дешифратор, настроенныйна К-значную комбинацию фазового пуска, В качестве элемента памяти 14использован П-триггер, Второй дополнительный вход блока проверки на рекуррентность 2 соединен с информационным входом треггера рекуррентногорегистра сдвига, запись информациив который осуществляется по сигналу,поступающему по первому входу блока25 проверки на рекуррентность 2, Дополнительные входы переключателя 1 и дополнительного переключателя 2, а также третий вход реверсивного счетчика 8 являются входами установки исходного состояния, Дополнительным вь 1- ходом реверсивного счетчика 8 служитвыход анализатора его состояния, навторой вход которого подается пачкаиз подлежащих суммированию (К)импульсов, которые поступают с до 5 полнительного выхода анализатора ошибок 7, причем разрешение на формирование этого пакета импульсов является сигнал, обратный состоянию первого его выхода,405 3327308 6ветственно, второй вход реверсивного вателя, вход блока памяти соединен счетчика соединен с дополнительным с вторым выходом блока проверки на выходом анализатора ошибок, при этом рекуррентнось, первый выход которо- третий вход реверсивного счетчика со- го соединен с входом дополнительного единен с дополнительными входами пе селектора, второй дополнительный вход реключателя режимов работы, допол- блока проверки на рекуррентность кительного переключателя и с выходом соединен с выходом блока памяти, элемента ИЛИ, второй вход которого вход записи которого соединен с выхосоединен с выходом выходного формиро- дом блока сравнения.Составитель Н.ЛебедянскаяРедактор И.Сегляник Техред И,Попович Корректор В. Гирнякеш В щи1Заказ 3400/5 б Тираж 638 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная, 4