Патенты с меткой «модулю»

Номер патента: 1387201

Опубликовано: 07.04.1988

Автор: Черкасский

МПК: H03M 7/18

Метки: модулю, остатков, формирования

...случай, когда г =131 о. Для получения г = 0 служат элемент 14 запрета и элементы И 13. При г = = 1101 на выходе элемента 14 запрета образуется О. Этот сигнал закроет все элементы И 3 и на выходе 8 образуется код 0000 независимо от состояния сумматоров 15, Во всех остальных случаях элемент 14 запрета и элемент И 13 не препятствуют прохождению данных на выходе 8.формнла изобретения1. Устройство для формирования остатков по модулю, содержашее (1 - 1) групп одноразрядных сумматоров (1= и/с 1, где и - разрядность числа, с - число сумматоров в группах) и блок свертки, причем прямые входы первого слагаемого одноразрядных сумматоров 1-й группы (1=1 - 1 - 1) соединены с входами соответствующих разрядов (+1) -й группы информационного входа...

Номер патента: 1388850

Опубликовано: 15.04.1988

Авторы: Захаревич, Иванов, Краснобаев, Фоменко, Юмашев

МПК: G06F 7/49

Метки: вычитания, модулю, сложения, чисел

...регистра 10 через открытые элементы И 13 (присутствует сигнал шины 6), через элементы ИЛИ 15 поступает на вход дешифратора 27, с выхода которого сигнал, соответствующий значению В в унитарном коде через соответствующий элемент ИЛИ 28, поступает на шифратор 29, с выходакоторого значение / В / в двоичном коде заносится в регистр 18. ЕслиР - 10В й " то на выходе элемента2ИЛИ 30 присутствует сигнал ( =1), который открывает элемент И 32. По сигналу шины 21 с выхода генератора 22 через открытые элементы И 23 и 24 импульсы поступают соответственно в счетчик 20 и на вход умножителя 25, с выхода которого через элемент И 32 - на отрицательный вход регистра 26, сдвигая исходное содер/жимое на и /В / двоичных разрядов по часовой стрелке (и = 11 о...

Номер патента: 1396281

Опубликовано: 15.05.1988

Автор: Петренко

МПК: H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...9 и через элемент ИЛИ 6 поступает на выход 1 Конец вычисления- устройства. Число по своему значению численно больше модуля. В этом случае схема 15 сравнения выдает импульс по своему третьему выходу, который поступает на вход формирователя 2 импульсов и на вход разрешения вычитателя 14. На вход вычитаемого вычитателя 14 поступает значение модуля с входа 7 устройства,а на вход уменьшаемого - значение числа через блок 11 элементов И и блок 13 элементов ИЛИ, Значение разности с выхода вычитателя 14 под воздеиствнем импуль. са, сформированного формирователем 2 импульсов, по фронту входного импульса записывается в регистр 10. В этот момент времени заканчивается действие (длительность) импульса, сформированного на входе 1 устройства. По...

Номер патента: 1397918

Опубликовано: 23.05.1988

Автор: Черкасский

МПК: G06F 11/08

Метки: модулю, остатков, формирования

...в следующую форму К =(Ло +8+ А, + + Аа) )-э+)еГ 1 о,цо инвертировать А так, что компец -.ируются н се о трица тельные и положитгльцые значенияУстройство для формирования остатков по модулю работает следующим образом,Работу устройства рассмотрим на прнере формирования остатка от 32- разрядного числа по модулю Р 27. В этом случае исходное число разбивается на восемь групп по четыре разряда н каждой (фиг. 1), причем нечетные числа отрицательны. Блок 3 позволяет получить цаимецьший нычет и скомпенсировать пре четном количестве групп поправку. Для компенсации используется код, равный разности чисел Ферма и поправки. В частности для Г = 17 этот код равен 15, = 1111. В данном случае 1 = 8 четное и блок 3 свертки выбирается по схеме фиг,...

Номер патента: 1397919

Опубликовано: 23.05.1988

Автор: Черкасский

МПК: G06F 11/08

Метки: модулю, остатков, формирования

...е А +е ю В Р - (А+А) 2, (4)где А - обратный код от А3 Ф3 - поправка.С учетом изложенного выражениеАо А ) + А 2+ ВЭгФЗдесь горизонтальные линии означают инверсию слагаемых или сумм, заключенных в скобках. Можно инвертировать слагаемые А; так, что взаимно компенсируются все отрицательные и положительные значения 3Устройство для формирования остатков по модулю работает следующим образом.Работу устройства рассмотрим на примере формирования остатка от "32"- разрядного числа по модулю Р 17, В этом случае исходное число разбивается на восемь групп по четыре разряда в каждой. Разбивка числа А(п) па группы АА. показана на фиг.1, причем нечетные числа отрицательны. Блок 3 позволяет получить наименьший вычет. В данном случае 1 щ 8 - четное, и блок...

Номер патента: 1398089

Опубликовано: 23.05.1988

Автор: Шароватов

МПК: H03K 19/16

Метки: множитель, модулю, три

...импульса, который является противополож.ьтым а первый и второй складывающие+1 0 Эбщее количество импульсов (+1),поступающих иа входы 1 ВЪяе эч а Ф и Р Ч Жкладываюшие Вычи тающие Обще количество имиуль.с ОВ 5 +1 1 . Г 5 ос тут 5 аю 5555 лх нл/в ходы Складыв ао 5.,55 е, Вттч и тающие Система тактового питания устройства трехфазная. Тактовым импульсом первой фазы поступают положительные и отрицательные импульсы, а тактовыми импульсами второй и третьей фаз считывается информация соответственно с элементов 1-3.Временные диаграф 5,фиг,2) иллюстрируют работу множителя в соответствии с табл,1, На фиг.2 обозначены временные диаграммы 79 соответственно первои-третьей фаз тактового питания, временные диаграммы 10 и 11 сооттетс свентто импульсов...

Номер патента: 1401452

Опубликовано: 07.06.1988

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, сумматор, три

...И соединен с входом старшего разряда первого Сумматор по модулю три содержитэлементы И 1, ИЛИ 2, И 3, ИЛИ 4, И 5-8, ИЛИ 9 и 10,И 11,12 и НЕ 13-16.5 Функционирование сумматора помодулю три иллюстрируется таблицей,в которой приведены выходные сигналывсех элементов схемы для всех значе 1 О ,ний входных сигналов. 3операнда сумматора, первый вход второго элемента И соединен с входом младшего разряда второго операнда сумматора, выход первого элемента И соеди";, нен с входом первого элемента НЕ, выход второго элемента НК соединен спервым входом третьего элемента И,1401452 Составитель В,Березкин Техред Л,Сердюкова Корректор Л.Пилипенко Редактор А.Ворович Заказ 2785(47 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам...

Номер патента: 1401461

Опубликовано: 07.06.1988

Авторы: Музыченко, Новиков, Рыжевнин, Шлыков

МПК: H03M 13/47

Метки: двоичного, единиц, кода, количества, модулю

...- на вычитающий входсчетчика 5 чо модулю К. При этомкаждый раз к содержимому блока подсчета единиц по модулю К группы бприбавляется, а от содержимого счетчика 5 по модулю К отнимается единица. Работа продолжается таким образом до обнуления блока 6 подсчетаединиц по модулю К. В течение всеговремени работы блока 6 подсчета еди"ниц по модулю К он нулевым логическим сигналом на своем первом выходеблокируетпрохождение тактовых импульсов на выходы элементов И 7 +,31401 7, . Пусть к началу процесса обнуления в блок 6 был записан код числа щпо модулю К, где щ- число1единиц в группе входных информацион 5 ных щин 10. При этом за время его1 собнуления на вычитающий вход счетчика по модулю К 5 поступает К-(щ)щодК импульсов. В результате от его...

Номер патента: 1401463

Опубликовано: 07.06.1988

Авторы: Никишин, Хмелевской

МПК: G06F 11/08

Метки: модулю, остатка, произвольному, формирования, числа

...20 единицы на выходе элемента ИЛИ 12. По его переднему фронту первый формирователь 8 вьщает импульс и устанавливает в нуль по первому установочному входу второй счетчик 2. Одно временно по первому входу открывается элемент И 6 и разрешается прохождение по его второму входу тактовых импульсов от генератора 7 тактовых. импульсов, на счетные входы первого ЗО и второго тсчетчиков 1 и 2, Задержанный на элементе 3 задержки на период времени от 3 до 47 передний фронт единичного выходного уровня элемента ИЛИ 12 переключает по первому входу элемент И 1 И-НЕ 4 в состояние логического нуля на выходе, который закрывает по вторым входам элементы Й 10 группы и запрещает прохождение через них по первым входам логичес ких уровней с выходов второго...

Номер патента: 1401464

Опубликовано: 07.06.1988

Автор: Музыченко

МПК: G06F 11/10

Метки: двоичного, единиц, кода, количества, модулю

...б, то он продолжается до завершения, при этом тактовые импульсы на входы элемента ИЛИ 5 не поступают, Далее аналогичным образом обнуляются блоки 13,1 остальных узлов 9.При обнулении всех блоков 6 и 13 40 на всех входах элемента И 8 оказываются единичные логические сигналы, что вызывает на выходе 12 единичный логический сигнал, свидетельствующий об окончании цикла работы устройства. 45 Результат снимается с выходов счетчика 4 по модулю К на выходы 11 устройства.Описание работы относится к случаю, когда узел 9 выполнен по схеме фиг;2, 50 При выполнении узлов 9 по схеме фиг.1 работа происходит следующим образом,Сначала преобразователь 2 преобразует входной код в последовательности импульсов на информационных выходах каналов. Эти...

Номер патента: 1401610

Опубликовано: 07.06.1988

Автор: Черкасский

МПК: H03M 7/18

Метки: модулю, остатков, формирования

...2= 13, .Образ; ется 6-разряеь:1". Нь. Г-. КОтОрЫй ДаЕС ОбраЗурт:я ц аМ 1 т. - ний положитетьцый ньет, 1 ля =-О; О в сумматорах 7. - 7Складь 1 ятя Г4, = 8 ОИ; т ЕСЛИ Грнт Зт л Б ЗНИК ЯЕТ ПЕЕЦОС: 1, Что СООТВРТ 1 1"сР т СЛЧ Яс, КО тта ттО 1;ЕТС Я 1 Еи 1 С БО ",1 с Г с. ), ЯИМЕ.НЬГИЙ ОГ.ГсО: т.1;11 П мается с. выходов с;тмстяттров 7 чррт 3 мультиплексоо б, ЕГ.1 и сигналя нОся ня су 11 мято эе 7 г р 1 о вцика е". ОСТЯТОК ПОДЯЕТГя НЯ НЬГХОВи 1,.; ут- мЯторы 7 с вьгхотО сумма.о ОР Е - ., убт Исклкченле Госта,ляет с;у айГ = Г 1 =- 11. = 101 и 11 РИ Г = 1,:11,она входах злр лента 5 заг.рета утано -твятся все1, я ня инверсцом 1 ых 1;1 ОбраЗуртС. Л . 3 Ст СИГ ЯЛ За: Отет блок б злеметон 11 и; на;ьх рОЙСтна С;браЗуЕ" Ся КСтд "1 с 1 т цга-,:;, - ьто...

Номер патента: 1403060

Опубликовано: 15.06.1988

Автор: Музыченко

МПК: G06F 7/49

Метки: кодов, модулю, сумматор, унитарных

...предприятие, г, Ужгород, ул. Г 1 роектная, 4 Изобретение относится к вычислительной технике и может быть использовано для построения устройств передачи и переработки дискретной информации.Пель изобретения - - повышение быстродействия сумматора.На чертеже показана ф) нкпиональная схема сумматора унитарных кодев по модулю К = 3 (для случая количесгва операндов и =- 3).сумм а.гор соде ржири грх ивы ( К = 3) элементов И 1.1 - 1.9, 2.1 - -2.9, 3.1 - 3.9 и три элемента ИЛИ 4 6, выходы которых являются выходами 7 9 сумматора ) =- О, , =- 1,.) = 2), а входы подключены к выходам элементов И 1.1 - 1.9, 2.1 - -2.9, 3.1 - -3.9 соответственно, входы которых соединены с входами 10.1 - -10.3, 11.1 - 1.3, 12.1- - 12 3...

Номер патента: 1417192

Опубликовано: 15.08.1988

Авторы: Акулинчев, Хлевной

МПК: H03M 7/18

Метки: вычисления, двоичного, модулю, остатка, числа

...коммутатора 9, Содержимое регистров 6 и 7 произвольно.На первом такте число А, определяемое ш старшими разрядами преобразуемого числа Х, преобразуются блоком 2 в остаток В по модулю Р.Аналогично на выходе блока 3 получается остаток В 1, от числа А, по модулю Р. Значение числа В через коммутатор 8 поступает на вход блока 4 где оно умножается на константу Р по модулю Р и складывается с Вб, в сумматоре 5.Таким образом, по окончании переходных процессов на выходе сумматора 5 имеем Результат суммирования записывается в момент поступления импульса по входу 11,4 в регистр 6.На втором такте преобразования в момент поступления импульса по входу 11.4 в регистр 6.На втором такте преобразования в момент поступления импульса по входу 11,1 содержимое...

Номер патента: 1420666

Опубликовано: 30.08.1988

Авторы: Васильев, Лярский, Никитина, Храмов

МПК: H03K 23/00

Метки: двоичном, дешифратор, единиц, коде, количества, модулю, параллельный, разрядном, счетчик

...на вход "Установка 0" регистра подается импульс и в регистре 10 результата устанавливается нулевое значение. Затем на информационные входы устройства подается анализируемый код. Пусть в этом коде имеется г единиц. Через время, равное (и+ш) времени: задержки элементов И, ИЛИ блока 1 упорядочивания единиц, на информационных входах первой группы 5 ключей 6 с номерами от 1 до, г появляются потенциалы, соответствующие логической 1. После этого на вход 12 подается управляющий сигнал, разрешающий выдачу информации в первый преобразователь 8 кодов, в котором опреде. ляется граница между массивом единиц и массивом нулей, т.е. если на входы блока 8 поступило г единиц, то с выходов элементов ИЛИ 15 снимается 10 только одна логическая...

Номер патента: 1425666

Опубликовано: 23.09.1988

Авторы: Евстигнеев, Кошарновский

МПК: G06F 7/72

Метки: арифметическое, модулю

...устройства соответственно.Вычитание (а - Ь) может быть выполнено двумя способами. При первом1способе считаем, что операнд Ь поф 35ступает на вход 2 в дополнительном (обратном) коде, Тогда операциявычитания полностью аналогична операции сложения,При втором способе сначала произ Оводится формирование дополнительногокода второго операнда Ъ;, а затемвыполняется операция сложения. Формирование дополнительного кода производится в течение одного такта, в котором подаются сигналы на входы 23 и 25устройства.На вход 2 устройства перед началом операции подается Ь;, навход 26 - установочный сигнал. Послеполучения в модульном сумматоре 14 до.полнительного кода Ъ , производитсясложение а с дополнительным кодом Ь,так как это было описано...

Номер патента: 1425676

Опубликовано: 23.09.1988

Автор: Музыченко

МПК: G06F 11/08

Метки: двоичного, кода, модулю, параллельного

...фиг,2 и 3 приняты следующиеобозначения: группа сумматоров 14по модулю К, первая группа 15 элементов И, первая группа элементовИЛИ 6, дне группы многопороговйхэлементов 17 и 18, вторая группаэлементов И 19, вторая группа элементов ИЛИ 20, группа сумматоров 2 1 4 Опо модулю два.Узел 8 свертки по модулю К(фиг.4) содержит группу элементовИ 22 и группу элементов ИЛИ 23,Устройство для контроля параллельного двоичного кода по модулю Кработает следующим образом.. При подаче на информационныевходы группы 4 устройства контролируемого кода на выходах блоков 1сложения по модулю К группы формируется унитарный код числа, поступающего на входы блока. При этомучитывается нес каждого разряда контролируемого кода по модулю К.Сигналы с выходов блоков 1...

Номер патента: 1425845

Опубликовано: 23.09.1988

Автор: Музыченко

МПК: H03M 7/12

Метки: двоичного, код, кода, модулю, свертки

...разрядовдвоичного представления числаЕ;,(+1 СЧ(х = 0,1, 1 од (К+1) ) и порогом А=К и иожет иметь любую известную структуру.На фиг. 1-3 обозначены такжесумматоры 9-30.Устройство работает следующим образом,При подаче на входы 5 устройствадвоичного кода блок 1 преобразуетего в два г-разрядных кода, причемЬ("; х;2 )тпос 1 К= (,Х.у 2 +. у 2 )"3у шос 1 К,д , у,у 0,11у - значение 3-го разряда с-гокода на выходах блока 1.Коды с выходов блока 1 преобразования двоичного кода в два г-разряд" ных кода поступают на входы узла 3 свертки двух г-разрядных кодов в ф. о 8(К+1) +1) -разрядный блока 2 суммирования по модулю К, который формирует н=- своих выходах(11 од, (К+1)+1)-разрядный код к, при.чем( х; 2 птойК= ( г 2 )шойК.1 и )=Код с выходов...

Номер патента: 1427574

Опубликовано: 30.09.1988

Авторы: Костромитин, Музыченко, Рыжевнин, Шлыков

МПК: G06F 11/10, H03M 7/20

Метки: двоичного, единиц, кода, модулю, подсчета, числа

...элемента 7.1 И, соединенных с выходами блоков 61-6.(1-1), также единичные сигналы. При этом через (ч +1)войК тактов работы генератора 1, когда на вход счетчика 5 по модулю К поступает (ю +1)вос 1 К импульсов, на выходе делителя 9, соединенном с входом элемента 7,1 И появляется импульс, который через элемент 7.1 И и элемент 8,(1+1) ИЛИ поступает на счетный вход блока 6.1 подсчета единиц по модулю К.Таким образом, к содержщому блска 6.1 подсчета единиц по модулю К каждый раз прибавляется единица, а за это время из содержимого счетчика 5 по модулю К вычитается Ь +1)водК единиц, где и+1 - веса информационных входов 10.(1+1).Импульсы с выхода элемента 7,1 .И одновременно поступают через элемент . 8, 1 ИЛИ на вход 20 обнуления делителя 9,...

Номер патента: 1429120

Опубликовано: 07.10.1988

Авторы: Дворкин, Монахов, Паремский

МПК: G06F 11/22

Метки: два, двоичного, кода, контролем, модулю, сумматор

...вида неисправности. тояниеэ успели установиться в разные 55 ПослефПосле того как код на входах состояния.,к моменту окончания импульса на выходе формирователян ователя 8) вился и переходные процессы в устрой- Сигнал с выхода формироватф мирователя 8 стве окончились, блокировочньй сигнап импульсов запирает первы элементй элемент с входа элемента И 7 формирователем8 снимается, Низким уровнем с выхода элемента НЕ 18 запрещается прохожде. ние сигнала с генератора 3 импульсов через элементы И-ИЛИ группы 19, а высоким уровнем с управляющего входа19 разрешается прохождение кода с входов группы 9 сумматора йа входы узла 1 сложения по модулю два.Пусть входной код является четным, 1 О тогда по заднему положительному им- пульсу с генератора. 3....

Номер патента: 1429322

Опубликовано: 07.10.1988

Автор: Музыченко

МПК: H03M 7/12

Метки: двоичного, код, кода, модулю

...выходов блока 3 они объе-диняются по ИЛИ.Разрядность сумматора 1 ш=1 ОК К++ 1, количество разрядов двоичногок 1 ода (входов 4) и произвольно.Блок 2 представляет собой многойороговьй элемент с Весами входов2 (1. 0,1, , и) и порогамиВыходов А = К, 2 К.1 К (1 к2"- 11в в в -). Он может быть выполненВ виде пороговых элементов с соответСтвующими порогами,Блок 3 представляет собой совокупность (1 - 1) элементов запрета.Конструкция его может быть оптимизи 1 ована непосредственным подключением1-го выхода блока 2 к вторым входамтех разрядов суМматора 1, для которыхв соответствующих разрядах двоичногоФйредставления чисел В2 -О КЯ 6 1,1, , и 1, такое, что В,0,2с Ч К) при ц = .1 кк 1 имеется единица, а при ц ( 1 - О.Преобразователь...

Номер патента: 1432503

Опубликовано: 23.10.1988

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, сумматор, три

...О О 1 0 0 1 0 0 О 0 О О 0 0 О О 1 1 1 0 0 0 1 0 1 0 О 0 0 0 1 0 1 0 О 0 0 1 0 0 О 1 0 1 0 О 0 0 1 0 1 О 0 О 1 0 1 0 О 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 О 1 О 1 0 0 О 0 0 1 0 0 0 О 0 1 0 0 1 0 1 О 0 0 0 1 0 0 0,1 0 О 0 О 0 О 0 00 0 1 0 0 1 0 0 О 0 0 0 1 1 1 1 1 0 О 1 О 0 0 0 О 0 0 О 1 1 1 0 0 0 1 1 0 0 0 0 0 0 .1 0 1 0 1 1 О 1 0 0 1 1 0 0 .0 О 0 0 1 0 1 01 Изобретение относится к вычислиТельной технике, может быть испольЗовано при построении систем переДачи и переработки дискретной информации и является усовершенствованием изобретения по авт.св.У 1381488.Цель изобретения - расширение области применения за счет возможноСти использования неприведенных знаений операндов.На чертеже изображена схема сумматора по модулю три. Сумматор по модулю три...

Номер патента: 1432783

Опубликовано: 23.10.1988

Автор: Язневич

МПК: H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...регистра 3, сигнала с тактового входа 14 через элемент И 9 поступает на вход регистра 3 и осуществляет сдвиг вправо разрядов регистра3 до тех пор, пока на втором выходе схемы 5 сравнения не появится сигнал, свидетельствующий о том, что значение регистра 1 больше либо равно значению регистра 3. Этот сигнал через элемент И 10 поступает на вход регистра 1 и осуществляет запись в регистр 1 с выхода вычитателя б значения разности значений регистров 1 (значениеЕо, - ) С;) и 3 значение В"2Процесс сдвига регистра 3, сравнения на схемах 4 и 5 сравнения и при появлении сигнала на втором выходе схемы 5 сравнения вычитания на вычитателе б и записи нового значения в регистр 1 продолжается до тех пор, пока па первом выходе схемы 4 сравнения не...

Номер патента: 1434438

Опубликовано: 30.10.1988

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 11/08

Метки: комплексных, модулю, три, умножения, чисел

...исходных кодов вквадрат.Первые разряды колов К 1 и К 2 поступаютна входы третьего узла 12 свертки по модулю лва, а также на входы элемента И 11.При этом с учетом нулевых вторых 40 разрядов кодов К 1 и К 2 на выходахтретьего узла 12 свертки по модулю два и элемента И 11 формируются первый и второй разряды кода К=(К 1+К 2)гпос 3.Действительно, младший разряд кода К принимает единичное значение при взаимо- инверсных значениях младших разрядов кодов К 1 и К 2, что соответствует выполнению над этими разрялами операции сло- жения по модулю два, а старший разрядкода равен единице в том и только в том случае, если единичное значение при.нимают и младший разряд кода К 1, и младший разряд кода К 2, т. е. являетсяих коньюнкцией.Разряды кода К...

Номер патента: 1438006

Опубликовано: 15.11.1988

Авторы: Беляев, Музыченко, Трушкин

МПК: G06F 11/10, H03M 7/20

Метки: двоичного, единиц, кода, модулю, подсчета, числа

...8,1 на счетный вход счетчика 5, который осуществляет их подсчет по модулю К, а также на тактовый вход делителя 9, на 1-м выходе которого, соединенном с входом элемента И 7.1, появляется импульс при поступлении ч) вой К)-го импульса на его тактовый вход 13. Импульсы с выхода делителя 9 поступают через элемент И 7.1 на вычитающий вход блока 6.1, из содержимого которого при этом вычитается единица, а также через элемент ИЛИ 8,2 на вход 20 обнуления делителя 9, который по заднему фронту импульса сбрасывается в нулевое состояние, Таким образом, за время поступления на вычитающий вход блока 6.1 одного тактового импульса на вход счетчика 5 поступает (ж) шой К тактовых импульсов. Работа продолжается таким образом до обнуления блока 61. Далее...

Номер патента: 1439747

Опубликовано: 23.11.1988

Авторы: Зимаков, Никишин, Хмелевской

МПК: H03M 7/18

Метки: кода, модулю, свертки, числа

...вызывающий уровень логического нуля на выходе элемента И 9, который по вторым входам блокирует элементы И 5 четвертой группы до момента сброса последней единицы в регистре 7 и не допускает прохождение информации через упомянутые элементы на выход 13 устройства.После завершения импульсов на входе 6 устройства нулевой уровень на первых входах элемента И 2 первой 45 группы вызывает с задержкой в один период переключения логического элемента появление уровней логического нуля на их выходах и прекращение действия сигнала установки на установочнь 1 х входах триггеров 8, На вход 11 устройства с задержкой в один период ,переключения логического элемента относительно входа 6 устройства и соответственно на входы элементов И 4третьей группы и...

Номер патента: 1441395

Опубликовано: 30.11.1988

Авторы: Глазин, Журавлев, Каревский, Краснобаев, Панков, Фоменко, Чигасов

МПК: G06F 7/72

Метки: модулю, сумматор-умножитель, три

...по модулю три, содержащий два элемента ИЛИ-НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ и пятнадцать элементов И, причем вход старшего разряда первого операнда сумматора-умножителя соединен с первыми входами первого элемента И, первого элемента ИЛИ-. НЕ и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход младшего разряда второго операнда сумматора-умножителя соединен с. первыми входами второго элемента И, второго элемента ИЛИ-НЕ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с третьего по девятый соединены соответственно с первым и вторым входами первого элемента ИЛИ, с первым и вторым входами второго элемента ИЛИ, с третьим входом первого элемента ИЛИ, с третьим и четвертым входами второго элемента ИЛИ,...

Номер патента: 1444774

Опубликовано: 15.12.1988

Автор: Черкасский

МПК: G06F 7/49

Метки: модулю, остатков, формирования

...сигнала ч 1" на выходе инвертора. Исключение составляет случай, когда г .= т = 13, = 1101 Для получения г0 служат элемент И-НЕ 9 и элементы И 12, При г.= 1101 на входе элемента И-НЕ 9 установятся все "1", а на выходе образуетея "0". Этот сигнал закрывает все элементы И 12 и на выходах У образуется код 0000 независимо от состояния сумматоров 8, Во всех остальных случаях элементы И-НЕ 9 и И 12 не прес.пятствуют прохождению данных на выходы 6. Кроме того, такое подключение элементов И-НЕ 9 и И 12 запрещает возникновение возбужденияв сумматорах 8 при г = ш.П р и м е р, А=1100010001101101001 0000111110111, При этом А=11011 -А,=000111; А=010010 -А=011011, А,=000100 А =115 1444774 6 Проверка, Деление промежуточно" устройства, прямые входы...

Номер патента: 1449986

Опубликовано: 07.01.1989

Автор: Черкасский

МПК: G06F 11/10

Метки: модулю, остатков, формирования

...все отрицательные и положительные значения оо .В сумматорах 3 производится переход от 5-разрядного вычета к 4-разрядному. Для этого содержимое сумматоров последней группы 2.6 и сумматора 1.4 группы 2.5 складывается со значением сумматора 1.5 группы 2.5, умноженным на 5,О =101 . На входах 5 образуется вычет г согласно ,4). В блоке 4 свертки получают наименьший положительный вычет. Для получения1положительного г прибавляем к г дополнение о=4 в сумматорах 7. Если возникает при этом перенос (что соответствует случаю, когда выполняется неравенство асг 15), то наименьший остаток снимается с выходов сумматоров 7 через элемент И-ИЛИ 1 О. Если сигнала переноса на сумматоре 7.4 не возникает, тогда остаток подается на выход схемы, минуя...

Номер патента: 1451690

Опубликовано: 15.01.1989

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...в предлагаемом.2 +3 +1 +2Исходное содержимое кольцевого регистра представляется в видеП р и м е р 1, Пусть необходимо определить результат операции модульного сложения для АВ=01,В регистр 3 заносится операнд А =01, а в регистр 4 в . операнд В 01. Сигнал с первого выхода дешифратора 5 поступает на первый вход первого (В=01) элемента И 6 и на первые входы первой группы входов коммутаторов 23 и 24. Сигнал с первого выхода дешифратора 25 поступает на первые входы второй группы входов коммутаторов 23 и 24. Так как присутствует сигнал на входе 28,то сигнал с первого выхода (см, табл,1) коммутатора 23 через открытый первый элемент И 26 и через соответствующий элемент ИЛИ группы 22 поступает на первый вход шифрато,ра 21, с выхода которого...

Номер патента: 1451691

Опубликовано: 15.01.1989

Авторы: Глазин, Журавлев, Краснобаев, Леваков, Панков, Фоменко, Чигасов

МПК: G06F 7/552, G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...во входной регистр 2 и далее на вход дешифратора 3, с выхода которого сигнал, соответствующий значению А в унитарном коде, поступает на первый вход соответствующего ключевого элемента 4 и на соответствующий вход шифратора 5, с выхода которого двоичный код, соответствующий количеству необходимых сдвигов разрядов КРС 14, через открытые элементы И группы 15 и первые входы элементов ИЛИ группы 17 поступает на вход регистра 18 и далее через открытый элемент И 21 и элемент ИЛИ 23 в приемный регистр 24Сигнал с входа 10 запускает генератор 30 импульсов, с выхода которого импульсы через открытые элементы И 11 и 12 поступают соответственно на умножитель 13 частоты и на вход счетчика 26. С выхода умйожителя 13 частоты импульсы, увеличенные в п...