Сумматор унитарных кодов по модулю к
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1403060
Автор: Музыченко
Текст
(19) (11) 6 Г 749 СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ЗОБРЕТЕНИ ИСА(57) Изобретение отнчислительной техникизовано для построенияи переработки дискретизобретения - повысяСумматор (при К = 3)ментов И 1, 2, 3, элевыходы которых являюсумматора. Входы групсоединены с входами(при гп = 3) сумм втор осится к области вы-может быть испольустройств передачи ой информации. Цель ение быстродействия. содержит группы элементы ИЛИ 4, 5, 6, тся выходами 7, 8, 9 п элементов И 1, 2, 3 О, 11, 12 операндов а. 1 ил. тельство СССРЕ 7/50, 1981,агностика устройств,ОК. М.: Радио и связь2.1, 2.3. л.г1403060 Формула изобретения Составитеь В. Ьерезкин1 сдактор . Огар Гсхред 1 Всрсс Корректор О. КравцоваЗаказ 861,40 и раж 704 11 одписносВ 11 И 1111 Росцарств нного комитеты Г:СХР но делам изобретений и открытий113035, Москва, Ж - 35. Рвунская наб., д. 45Г)роизводственно-полиграфическое предприятие, г, Ужгород, ул. Г 1 роектная, 4 Изобретение относится к вычислительной технике и может быть использовано для построения устройств передачи и переработки дискретной информации.Пель изобретения - - повышение быстродействия сумматора.На чертеже показана ф) нкпиональная схема сумматора унитарных кодев по модулю К = 3 (для случая количесгва операндов и =- 3).сумм а.гор соде ржири грх ивы ( К = 3) элементов И 1.1 - 1.9, 2.1 - -2.9, 3.1 - 3.9 и три элемента ИЛИ 4 6, выходы которых являются выходами 7 9 сумматора ) =- О, , =- 1,.) = 2), а входы подключены к выходам элементов И 1.1 - 1.9, 2.1 - -2.9, 3.1 - -3.9 соответственно, входы которых соединены с входами 10.1 - -10.3, 11.1 - 1.3, 12.1- - 12 3 трех операндов сумматора (и = 3) таким образом, чт к входам каждого элемента И подклочено ю одному входу каждого операнд и сумма их значений по модулю К = 3 равна значению соответствующего выхода сумматора 1,) = О, ) = 1, ) = 2). Сигнал 1 формируется на одном из выходов 7 - 9 сумматора, задержка его формирования определяется только временем срабатывания одного элемента И и одного элемента ИЛИ. 10Сумматор унитарных кодов по модулю К.содержащий К групп элементов И и К элементов ИЛИ, причем выходы элементов ИЛИ соединены с соответствующими выходами сумматора, а входы каждого элемента 15 ИЛИ подключены и выходам элементов Исоответствующих групп, отлиаошийся тем, что, с пелью ю вьпие ни я быстродействия, входы элементов И 1-й группы (1 = О, 1, , К - 1) соединены с г, -ми входами 1-х оиерандов (г, =- О, 1, , К 1;= 1, гп), такими, что (г, ) гиоЖ= 1.с=
СмотретьЗаявка
4034025, 07.03.1986
ВОЙСКОВАЯ ЧАСТЬ 31303
МУЗЫЧЕНКО ОЛЕГ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 7/49
Метки: кодов, модулю, сумматор, унитарных
Опубликовано: 15.06.1988
Код ссылки
<a href="https://patents.su/2-1403060-summator-unitarnykh-kodov-po-modulyu-k.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор унитарных кодов по модулю к</a>
Сумматор-вычитатель по модулю
Номер патента: 1075259
Опубликовано: 23.02.1984
Автор: Кабанов
МПК: G06F 7/49
Метки: модулю, сумматор-вычитатель
...группу элементовИ, элемент ИЛИ и шифратор, причемуправляющие входы блока соединенысоответственно с первым входом элемента ИЛИ и первыми входами элементов И группы, вторые входы которыхсоединены соответственно с информационными входами с (ш+1)-го блокаи выходами шифратора, входы которого соединены соответственно с информационными входами с первого пош-й блоки, выходы элементов И группысоединены соответственно с входамиэлемента ИЛИ, начиная со второго,выход элемента ИЛИ является выходом блока,На. Фиг, 1 представлена схемасумматора-вычитателя по модулю; на.фиг. 2 - схема блока позиционногопризнака для случая ш=4 и оснований5, 7, 9, 11, 13 и 1 б.Сумматор-вычитатель по модулюсодержит блок 1 инвертирования кода,дешифратор 2, сумматор 3,...
Комбинационный двоичный сумматор-вы-читатель
Номер патента: 824205
Опубликовано: 23.04.1981
Автор: Кислухин
МПК: G06F 7/50
Метки: двоичный, комбинационный, сумматор-вы-читатель
...переноса на элементе И-НЕ 18 для формирования переноса в старший разряд при сложении, элемент И-НЕ 19 для переключения выполняемой в устройстве операции. Узел 15 состоит из четырех элементов И-НЕ 20-,23, узел 16 состоит из четырех элементов И-НЕ 24-27.При выполнении операции на входы 1 и 2 подаются соответствующие разряды чисел (слов), над которыми производится арифметическая или логическая операция, на входы 3 и 4 подаются перенос и заем из младшего разряда сумматора-вычитателя при сложении и вычитании.Описание сумматора-вычитателя в действии приведено в виде формул, эквивалентных выполняемым функциям элементов сумматора-вычитателяЭлементы И-НЕ, которые входят в сумматор, описываются следующей формулой1у=1-х ххЗ, (1)2где у -...
Устройство для выполнения операции “конъюнкция на три входа” на феррит-ферритовых логических элементах
Номер патента: 898619
Опубликовано: 15.01.1982
Авторы: Кочнев, Павлов, Шароватов
МПК: H03K 19/00
Метки: входа, выполнения, конъюнкция, логических, операции, три, феррит-ферритовых, элементах
...множество "0, + 1" его входных сигналов).П р и м е р 1. С тактовым импульсом первой фазы первого такта положительный сигнал передается по входнойшине 1 на первый входэлемента 6 и согласно логике работы (см.табл.1) в него записывается "+1"; зО импульсом второй фазы положительный сигнал с элемента 6 передается на второй (отрицательный) вход 13 элемента 11 и согласно логике работы (см,табл.2) в него записывается нулевая информация; импульсом третьей фазы с элемента 11 передается нулевой сигнал на вход приемного устройства 11.П р и м е р 2. С тактовым им пульсом первой фазы второго такта положительный сигнал передается по 9 4входной шине 2 на вторые входы 5 и 7 элементов 6 и 9 и записываются в них согласно логике работы (см.табл.1);...
Устройство для выполнения операции “конъюнкции на три входа” на ферритферритовых логических элементах
Номер патента: 966910
Опубликовано: 15.10.1982
Авторы: Мингалеев, Пластун, Солдатов
МПК: H03K 19/16
Метки: входа, выполнения, конъюнкции, логических, операции, три, ферритферритовых, элементах
...этом на выходе элемента 5появляется сигнал, однозначно соответствующийй входной комбинации сигналов,При подаче двоичного кода на входныешины 1-3 устройства "1" представляется сигналом положительной полярности,а "0" - отсутствием сигнала,Система тактового питания устройства - трехфазная, при этом входнаякомбинация сигналов на шины 1-3 эле ментов 4 и 5 поступает через три фазы (один такт) передачи информации поэлементам схемы (фиг. 2) .Тактовым импульсом, второй фазы считывается информация с элемента 4 атретьей фазы - с элемента 5, Импульсы поступают на шины 1-3 элементов 4и 5 во время тактового импульса первой фазы. Первая шина тактового питания (фаза 1) соединена с четвертым входом элемента 4, а вторая шина тактового питания (фаза 2)...
Двоичный сумматор на инжекционных элементах
Номер патента: 1109740
Опубликовано: 23.08.1984
Авторы: Амирханов, Казинов, Криворучко, Рогозов
МПК: G06F 7/50
Метки: двоичный, инжекционных, сумматор, элементах
...соединен с шиной питания сумматора, а эмиттеры всех п-р-п-транзисторов и база миогокол 45 лекторного р-и-р-транзистора подключены к шине нулевого потенциала сумматора, который содержит также седьмой ь-р.-ь-транзистор, база которого соединена с вторым коллектором четвертого п-р-п-транзистора, а коллектор - с базой пятого транзистора23.Недостатком известного сумматора является сложность конструкции.Цель изобретения - упрощение55 конструкции сумматора.Поставленная цель достигается тем, что в двоичный сумматора на 740 1 инжекционных элементах, содержащийв каждом разряде шесть и-р- -транзисторов и многоколлекторный,р- ь-р -транзистор, причем базы и первыеколлекторы первого, второго и третьего, и---транзисторов соединеныс соответствующими...
Предыдущий патент: Устройство для сортировки массивов чисел
Следующий патент: Устройство для выполнения операций умножения и деления
Случайный патент: Статический преобразователь