Патенты с меткой «модулю»

Номер патента: 1820377

Опубликовано: 07.06.1993

Авторы: Бережной, Червяков

МПК: G06F 7/50

Метки: модулю, сумматор

...значения модуля подключен к первому информационному входу логического блока 5, вход 11 инверсного значения модуля подключен к второму информационному входу логического блока 5, выход которого подключен к третьему входу блока 3 суммирования, выход которого является выходом 12 устройства, Первый инверсный выход переноса блока 3 суммирования подключен к -входу 1 К-триггера 6 и является выходом 13 результата сравнения аР, второй инверсный выход переноса блока суммирования.подключен к входу К К-триггера 6 и является выходом 14 результата сравнения а ф. Тактовый вход 15 устройства подключен к синхронизи рующему входуК-триггера 6, выход которого подключен к управляющему входу логического блока 5 и второму входу элемента И 2. Выход элемента НЕ 1...

Номер патента: 1820379

Опубликовано: 07.06.1993

Авторы: Ирхин, Краснобаев, Кукушкин, Можаев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...6 в двоичном коде поступает второй операнд В. Преобразователь 20 кода числа в дополнительный код по модулю преобразует число В в гп - В. Первый дешифратор 2 преобразует операнд А из двоичного кода в унитарный и соответствующий сигнал поступает на определенный элемент И 3 первой группы, Операнд В поступает на первые входы элементов И третьей группы 7, а на первые входы элементов И четвертой группы 21 поступает операнд е-В. Второй дешифратор 18 преобразует второй операнд В из двоичного кода в унитарный, если 0 В 2, т,е. количество выходовс ( ф5второго дешифратора 18 равно - . ПустьП) 20В2, тогда с выхода второго элемента ИЛИ 19 поступает сигнал на вход 10 шестого элемента И 22 и на вторые входыэлементов И третьей группы 7, обеспечивая...

Номер патента: 1820380

Опубликовано: 07.06.1993

Авторы: Власишен, Ирхин, Краснобаев, Куцый, Приходько, Фоменко, Чичеватов

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...если уд =1 д, В данном случае (присутствует сигнал на входе 27) при уд =ув сигнал с выхода третьего элемента И 25 через второй элемент ИЛИ 29 поступает на вход сдвига вправо содержимого ретистра 6 через открытый элемент И 20 (на другой его вход поступает тактовые импульсы). Производится продвижение единицы, записанной в регистр, на В(В) двоичных разрядов вправо, когда содержимое счетчика 16 равно нулю, сигнал с выхода элемента ИЛИ - НЕ 17 закрывает элемент 18 запрета, запрещая прохождение импульсов на сдвиг двоичных разрядов регистра (этот сигнал является сигналом окончания модульной операции), Результат операции с выходов разрядов регистра, полученный в унитарном коде, поступает на охолц шифратора 7, с выхода которого он поступает на...

Номер патента: 1827671

Опубликовано: 15.07.1993

Авторы: Авгуль, Гришанович, Костеневич, Торбунов

МПК: G06F 7/49

Метки: модулю, сложения, три

...1) операндов, а на входы 11,12 и 13 - младшие разряды (х 2, у 2, лг) операндов. На выходах устройства формируется двухразряднцй двоичный код 8=2 г 1+г 2 сложения трех чисел Х, У, 2 по модулю три, т.е, В=(Х+У+2)глобЗ. При этом на выходе 14 реализуется старший разряд40 50 55 вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом первого элемента сложения по модулю два, третий вход которого соединен с входом старшего разряда третьего операнда устройства, вход младщего разряда которого соединен с третьим входом второго элемента сложения по модулю два, выход которого соединен с третьим входом третьего мажоритарного элемента и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого мажоритарного...

Номер патента: 1830528

Опубликовано: 30.07.1993

Автор: Супрун

МПК: G06F 7/49

Метки: модулю, сумматор, три

...с порогом два 1, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, четыре входа 4, 5, 6 и 7, два выхода 8 и 9.Сумматор работает следующим образом.Суммируемые операнды Х и тся двухраэрядными двоичными к цель достигается тем, что сумматор по модулю три с приводимыми операндами содержит мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода. Сложность сумматора по числу входов логических элементов равна 10, а быстродействие, определяемое глубиной схемы, равно 2 г, где т - задержка на вентиль. Сумматор работает следующим образом. На входы поступают двоичные переменные х 1, у 1,х 2, у 2, представляющие собой младшие и старшие разряды суммируемых операндов Х и У соответственно; на выходах реализуются логические...

Номер патента: 1830533

Опубликовано: 30.07.1993

Авторы: Каплан, Новиков, Фетисов

МПК: G06F 11/10

Метки: два, модулю, парафазное, пирамидальной, свертки

...наличии в информационном слове .запрещенных кодовых комбинаций типа00 или 11 устройство работает слерующим образом, Пусть х 1 я О, х 12 - = О, х 2 я О,х 2 и 1. Тогда на выходе сумматоров 2,1, 2.6,2,7 и 4 формируется запрещенная кодоваякомбинация 00, что свидетельствует о наличии неисправности в устройстве или о наличии запрещенной входной кодовойкомбинации,Различить эти ситуации позволяет режим самоконтроля.В этом режиме поочередно подаютсяуправляющие воздействия У 1У 5 на входрегистра 3. Причем после подачи каждогоуправляющего воздействия регистр приводится в исходное состояние. При подачепервого управляющего воздействия (У 1=1)на выходе сумматора 2,1 формируется код00,В случае исправной работы устройствана выходе 9 сигналы...

Номер патента: 1837401

Опубликовано: 30.08.1993

Авторы: Горбенко, Петренко, Сныткин

МПК: H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...в состояние коммутации его выходов со своими вторыми входами. Этот же импульс воздействует через элемент ИЛи 14 на вход разрешения записи регистра 8, В резуль 1 ате в регистр 8 записывается код разности с выходов вычитателя 4, Импульс "Конец вычитания" воздействует также на вход формирователя 17 импульсов. По срезу входного импульса (т.е. после того, как про 10 изойдет запись в регистр 14) формирователь 17 импульсов сформирует импульс, который проходя через элементы ИЛИ 15 и И 21, осуществит.сдвиг информации в регистрах.,7 и 8 в сторону старших разрядов и 15 .перепишет информацию с самого старшегоразряда регистра 7 в самый младший разряд регистра 8, э также сосчитается счетчиком 10 и поступит через элемент ИЛИ 13 на вход формирователя 18...

Номер патента: 1582871

Опубликовано: 20.02.1996

Автор: Чижухин

МПК: G06F 7/552

Метки: возведения, модулю, степень, чисел

1. УСТРОЙСТВО ВОЗВЕДЕНИЯ ЧИСЕЛ В N-Ю СТЕПЕНЬ ПО МОДУЛЮ, содержащее регистры основания степени, модуля, показателя степени и хранения промежуточных результатов, первые блок умножения и деления, первую и вторую группы элементов И, первую группу элементов ИЛИ, отличающееся тем, что, с целью повышения быстродействия, в него введены вторые блок умножения и деления, третья, четвертая и пятая группы элементов И, вторая и третья группы элементов ИЛИ, а регистр показателя степени выполнен сдвиговым в сторону младших разрядов, причем выход регистра хранения промежуточных результатов соединен с первыми входами элементов ИЛИ первой и второй групп и первыми входами элементов И первой группы, выход регистра основания степени соединен с первыми входами...