Патенты с меткой «модулю»

Номер патента: 1658142

Опубликовано: 23.06.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, пять, сумматор

...двоичный код числа (Х+У) тоб 5.Формула изобретения Сумматор по модулю пять, содержащий пять элементов ИЛИ, восемь элементов И, один элемент запрета, причем выход перво- го элемента ИЛИ соединен с выходом второго разряда устройства, а первый вход - с выходом первого элемента И, выход второго элемента ИЛИ соединен с выходом первого разряда устройства, а первый вход- с выходом первого элемента запрета, входы четвертого элемента ИЛИ соединены с выходами пятого элемента ИЛИ и пятого элемента И, первый вход которого соединенс выходом шестого элемента И, входы которого соединены с шиной первых разрядов слагаемых устройства, входы седьмого и восьмого элементов И соединены соответственно с шиной третьих и вторых разрядов 5 слагаемых...

Номер патента: 1658388

Опубликовано: 23.06.1991

Авторы: Авджян, Горбенко, Петренко, Сныткин

МПК: G06F 11/08, H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...выходы код разности, Одновременно на выходе "Конец вычитания" вычитателя 10 появляется импульс, который устанавливает мультиплексор 18 в состояние коммутации его выходов со своими вторыми входами. Этот же импульс воздействует через элемент ИЛИ 4 на вход разрешения записи регистра 14. В результате в регистр 14 записывается код разности с выходов вычитателя 10. Импульс "Конец вычитания" воздействует также на вход формирователя 2 импульсов, По срезу входного импульса (т.е, после того, как произойдет запись в регистр 14) формирователь 2 импульсов сформирует импульс, который, проходя через элементы ИЛИ 7 и И 15, осуществляет сдвиг информации в регистрах 14 и 13 в сторону старших разрядов и переписывает информацию с самого старшего разряда...

Номер патента: 1658389

Опубликовано: 23.06.1991

Авторы: Сорока, Тиунов, Чипига

МПК: H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...проверка на кратность чисел ( 5 ь 51), ( =2,Р) своему заданному модулю Р. На выходах тех узлов 6, где Ч 51 Е( Яр, Я 1)51 - О, пос 1 РЕ( Р 1 Рмакс ),появятся единичные потенциалы, которые поступают на первые входы элементов И 8, При этом сработает только тот элемент И 8, на второй вход которого поступает разрешающий потенциал с выхода дешифратора 10, а на первый - сигнал с выхода узла 6, для которого оказалось выполненным условие. 51 Е( 5 ь 51) Д БрО, п 1 ос 1 Р, ,Сигнал с выхода элемента И 8 через элемент ИЛИ 9 поступает на вход шифратора 5, реализующий функцию кодирования числа а,. и на вход элемента ИЛИ 4. При этом на выходе шифратора появляется комбинация единиц и нулей двоичного кода ак =Ак - 51, а на выходе элемента ИЛИ 4...

Номер патента: 1661759

Опубликовано: 07.07.1991

Автор: Ковалив

МПК: G06F 17/10, G06F 7/52

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...нулю ре 166175935 зультата умножения на нуль, либо результату деления нуля на ненулевойэлемент поля СР (2 ) соответственно,йЕсли в щ-разрядный регистр 1 за 5несены коэффициенты полинома не равного ни нулю, ни единице поля СР(2 )а в щ-разрядный регистр 2 - коэффициенты полинома не равного нулю,то устройство умножения и деленияПолиномов над конечными полямиСР(2 ) перходит на второй шаг своей работы.При этом на выходах дешифрато"ров б и 7 нуля и дешифратора 8сформированы сигналы логического нуля, Значит, на выходе элемента И.11,являющимся выходом 19 неопределенности результата устройства, и выхо 1де элемента ИЛИ 14 формируются сиг"налы логического нуля, по которомузакрывается элемент И 12, а такжеобеспечивается возможность установки в...

Номер патента: 1665378

Опубликовано: 23.07.1991

Авторы: Дрозд, Каптюг, Лацин, Минченко, Шабадаш

МПК: G06F 11/08

Метки: модулю, три, умножения, чисел

..."Исправно".Несовпадение сравниваемых кодовукажет на неправильное функционирование контролируемого или (с меньшей вероятностью в соответствии с меньшимизатратами оборудования) данного контролирующего устройства,Формула изобретения 30Устройство для контроля по модулю триумножения чисел, содержащее девять узловсвертки по модулю три, три узла сложенияпо модулю три, узел умножения по модулютри и узел сравнения, причем информационные входы первого, второго и третьегоузлов свертки по модулю три являются соответственно информационными входамипервой, второй и третьей составляющихмножимого устройства, информационные 40входы четвертого, пятого и шестого узловсвертки по модулю три являются соответственно информационными входами первой,второй...

Номер патента: 1667054

Опубликовано: 30.07.1991

Автор: Орлов

МПК: G06F 7/49, G06F 7/72

Метки: модулю, сумматор-умножитель, три

...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...

Номер патента: 1667055

Опубликовано: 30.07.1991

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Уваров, Фоменко

МПК: G06F 7/49, G06F 7/72

Метки: модулю, умножения, чисел

...второй элемент ИЛИ 7 на вход дешифратора 8, с выхода которого через соответствующий элемент ИЛИ первой 9 группы поступает сигнал на один из входов регистра 11, Далее сигнал поступает на второй управляющий вход 6 устройства и операнд В аналогичным образом проходит с выхода второго элемента И и через рассмотренные элементы на один из входов регистра 11. Сигнал, соответствующий ) д (в) = 0 проходит через элементы И 4 (3) при подаче сигналов на управляющие входы 5 (6) и запоминается в триггерах 23/22. Затем сумматор 24 по модулю два прид )в посылает сигнал на вторые входы элементов И первой 13 и второй 14 групп, Выходной сигнал коммутатора 12, соответствующий значению А, В (проб п), в унитарном коде поступает на первые входы К - го элемента...

Номер патента: 1674130

Опубликовано: 30.08.1991

Автор: Дворецкий

МПК: G06F 11/10

Метки: модулю, свертки, три

...вход триггера 10 через элемент 8 не пройдет, так как на первый вход второго элемента И элемента 8 поступает запрещающий потенциал с инверсного выхода триггера 9.Таким образом, на выходах 13, 12 устройства после первого тактового импульса будет код 01.Если во время первого тактового импульса информация на входе 14 будет нуле-.вой, то по окончании тактового импульса состояние триггеров 9, 10 не изменится и навыходах 13, 12 устройства сохранится код 00,В соответствии со строками 2 - 6 таблицы устройство будет формировать результат Свертки по модулю три в зависимости от того, в каком такте (четном или нечетном) приходит единичная информация и в каком состоянии (единичном или нулевом) находились триггеры 9, 10. Элементы НЕ 3 и 4...

Номер патента: 1674379

Опубликовано: 30.08.1991

Авторы: Зайцев, Музыченко, Рыжевнин

МПК: H03M 7/18

Метки: вычета, модулю, произвольному, формирования, числа

...состоянии, при котором на его инверсном выходе имеется единичный сигнал, разрешающий прохождение сигнала с выхода элемента И 13 через элемент И 16 и элемент ИЛИ 15 на вход разрешения записи счетчика 14, в который при этом записывается код остатка по модулю К веса очередного разряда входного кода с выхода счетчика 5 по модулю, равный сй/2Сигнал с выхода элемента ИЛИ 15 поступает также на входы сброса делителя 7 и блока 2 синхронизации, возвращая их в исходное состояние, и на вход записи счетчика 11, в который при этом записывается код числа К/2), Если код в остатка веса обрабатываемого разряда - нечетный, то на выходе младшего разряда счетчика 5 по модулю имеется единичный сигнал, который поступает на вход элемента И 8. При этом...

Номер патента: 1683011

Опубликовано: 07.10.1991

Авторы: Долгов, Ирхин, Краснобаев, Крышев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...для двух соседних двоичных разрядов в течение одного цикла имеет место один раз, поэтому для организации преобразователя 20 нужны двухвходовые элементы И, Преобразователь 21 осуществляет преобразование двоичного кода операнда А в соответствующее состояние регистра 2 по таблице.При проведении операции модульного сложения операнд Р поступает в двоичном коде на вход преобразователя 21, с выхода которого производится запись в регистр 2 кода, соответствующего операнду А. Операнд В поступает через первый блок 7 элементов И (сигнал на входе 13 задания сложения присутствует), блок 9 элементов ИЛИ в регистр 10. С началом работы с входа 15 через открытый элемент 18 запрета поступают импульсы на вход счетчика 12, а также через открытый элемент 18...

Номер патента: 1683012

Опубликовано: 07.10.1991

Авторы: Журавлев, Ирхин, Каревский, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...к входу сдвиГа ВправО и Входу сдвиГа Влево содер жимОГО реГистра 5. ВХОД 21 запуска устройства подключен к входу генератора 16 импульсов,Работу устройства удобно рассматривать в двух режимах: режимс определения результата операции модульного сложения и режиме определения операции модульного вычитания,Кольцевой регистр 5 сдвига содержит Гп двоичных разрядов (0-(щ), где Т 1 - значение модуля, Исходное состояние регистра нули во всех разрядах,. Сигнал на выходе элемента ИЛИ - НЕ 14 появляется в том случае, когда на всех выходах счетчика 13 будут нули, При проведении о зрации модульного сложения (А+В) - операнды) Операнд А поступает на вход первого входного регистра 2, Одиночный импульс поступающий с входа6 на второй вход блока 4...

Номер патента: 1683014

Опубликовано: 07.10.1991

Авторы: Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: возведения, модулю, степень, три, чисел

...О2 К (тос 3) = 02 К (гпоб 3) = О, а 12 (тос 3 3) = =- 1 (гпос 3 3) = 1 (К = 1, 2,.), 2 (сяоси 3) =- 1, а 2 (тос 3 3) =2.Устройство работает следующим образом.По входу 1 операнд А в двоичном коде поступает на регистр 2, Степень, в которую нужно возвести число А, представленная в двоичном коде, зависит от младшего разряда. Если он равен "0", то степень четная и в этом случае сигнал присутствует на втором входе элемента ИЛИ 4, иначе - на втором входе элемента ИЗ, При А = "00" сигнал на первых входах элементов ИЗ и ИЛИ 4 отсутствует, поэтому сигнал на входе старшего разряда регистра 5 отсутствует, Если степень четная, то сигнал будет на втором входе элемента ИЛИ 4, но в этом случае сигнал с выхода элемента ИЛИ - НЕ 7 поступает на...

Номер патента: 1683017

Опубликовано: 07.10.1991

Авторы: Козлов, Панюшкин

МПК: G06F 11/10

Метки: два, кода, контрольного, модулю, формирования

...15 обеспечивается приведение в исходное состояние регистра 1, регистра 2 сдвига и первого 3 и второго 10 триггеров.По окончании работы устройства на выходе 18 устройства формируется контрольный код.Устройство работает следующим обраПо сигналу начальной установки на входе 15 устройства происходи обнуление регистра 1, регистра 2 сдвига и триггеров 3 и 10, По сигналу на входе 22 записи контролируемого кода устройства в регистр 1 через информационный вход 14 устройства записывается контролируемый код, Блок 8 приоритета определяет самую левую единицу в контролируемом коде, а блок 9 приоритета - самую правую единицу, Работа блоков 8 и 9 приоритета происходит одинаково,Рассмотрим выделение самой левой единицы, Если единица находится в самом...

Номер патента: 1686702

Опубликовано: 23.10.1991

Авторы: Еремин, Петренко, Сныткин

МПК: H03M 7/18

Метки: модулю, остатка, произвольному, формирования, числа

...вход блока 2 сравнения, на другой вход которого поступает с входа 18 код модуля. Под действием импульса с выхода элемента ИЛИ 12 блок 2 сравнивает кодычисел, поступающие на его входы. В результате сравнения вновь могут возникнуть описанные выше три ситуации. Процесс Вычисления остатка по модулю от произведения будет продолжаться до тех пор, покаполученное в результате Вычитания число окажется меньше или равно величине модуля. В результате с выхода регистра 5 остатокот произведения по модулю поступает на ВМОД блока 3 срзвн 8 ниЯ, а импульс кОИЦз формирования остака поступает на разрешающий вход блока 3 сравнения, разрешая сравнение остатка от произведения по модулю и элемента поля, подаваемого на вход20 устройства, Если остаток от...

Номер патента: 1689949

Опубликовано: 07.11.1991

Авторы: Гладченко, Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю

...нет. Поэтому с выхода 19элемента ИЛИ-НЕ 11 сигнал поступаетна первые входы элементов И 15 первойгруппы, Сигнал с выхода, соответствующего унитарному коду результата операции модульного вычитания коммутатора 14, поступает на второй вход одно го из открытых элементов И 15 первойгруппы с выхода которого он поступает через соответствующий элементИПИ 18 третьей группы на вход шифратора 22, который преобразует результат операции в двоичный код. Далеерезультат операции поступает на вы"",.одной регистр 24 и на выход устройства. Второй режим соответствует слу. - ,чаю, когда А нечетное., а В четное, Вэтом случае на выходе младшего разряда региатра 2 - единица, котораяпоступает на один вход элемента Ы 7,на другой вход которого сигнал...

Номер патента: 1691834

Опубликовано: 15.11.1991

Автор: Музыченко

МПК: G06F 7/49

Метки: модулю, умножения

...элемента с весами входов а = 2 ( = 11) и порогом К на последоваь 1тельно соединенных элементах И и ИЛИ. Выход блока соединен с входами разрядов выходного сумматора 8 с номерами, равными номерам единичных разряцов в двоичном представлении числа С = 2 - Кчто при К=5 составляет С=2 -5=:3, Всоответствииэ,- " этим выход порогового блока соединен с входами первого и второго разрядов сумматора 8, Если входной код узла 7 суммирования па модулк К равен или превышает 2 К, пороговый блок выполняют в виде мнагопорогового элемента 10, соединенного выходами с входами блока 11 формирования вычетов. Многопороговый блок элемент 10 имеет входы с весами 2 ( == О, 11-1) и порогами выходов А = К, 2 К а К (где а = - , гп - максимальное значение хода...

Номер патента: 1695308

Опубликовано: 30.11.1991

Авторы: Дрозд, Полин, Чумак

МПК: G06F 11/10

Метки: модулю, пирамидальная, свертка, три

...подключены к входамэлемента ИЛИ 11, выход которого соединен синформационным входом триггера 12, выходкоторого является выходом устройства,Устройство работает следующим обра 25 зом,В начале работы триггер 12 и регистр 8устанавливаются по входу сброса в нОльсигналом, поступающим на вход начальнойустановки устройства. На тактовый входЗО устройства поступают синхроимпульсыСИ типа "Меандр", На первом полутактесинхроимпульсы принимают нулевое значение и Входной й-разрядный код(й - четное),поступающий на первые входы сумматоров3 Б по модулю два, группы 13 транслируются(при нулевом значении сигнала СИ на вторых входах) и далее на входы сумматоровпервой ступени без изменения, причем навходы нечетных разрядов сумматоров4 О Й Й1,1,1,2,1,( --...

Номер патента: 1697079

Опубликовано: 07.12.1991

Авторы: Глушков, Ирхин, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...регистра 5 сдвига, Первоначально в нулевом разряде регистра 5 записана единица, В соответствующий и-й разряд операнда В тоже записывается единица, Тогда через соответствующий блок элементов И 3 и через блок элементов ИЛИ 8 число (А 2" ) гпо п поступает на импульсный вход установки числа счетчика 9, Сигнал с элемента ИЛИ 10 открывает элемент И 11, и импульсы с входа 7 устройства поступают на вход разрешения сдвига разрядов регистра 16 и вычитающий вход счетчика 9. Через (А 2" ) тоба импульсов единица из нулевого разряда регистра 16 переходит в (А 2" ) вод т-й разряд, а содержимое счетчика 9 становится равно нулю, Тогда сигнал поступает через элемент НЕ 12 на элемент И 13. С входа 7 устройства один импульс поступает на вход разрешения...

Номер патента: 1702366

Опубликовано: 30.12.1991

Авторы: Глушков, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...с входами второго элемента ИЛИ 9, выходы первого и второго элементов ИЛИ 8 и 9 являются соответственно выходами 10 и 11 "Работоспособно" и "Неработоспособно" устройства, второй информационный вход 12 устройства подключен к первому входу второго блока 13 элементов И и к входу вычитаемого вычитателя 14 по модулю, вход уменьшаемого которого соединен с входом 15 задания модуля устройства, выход вычитателя 14 помодулю соединен с первым входом третьегоблока 15 элементов И. Входы 17 и 18 задания сложения и вычитания устройства под ключены к вторым входам соответственновторого и третьего блоков 13 и 14 элементовИ, выходы которых через блок 19 элементовИЛИ подключены к входу приемного регист 5 ра 20, выход которого подключен к первомувходу...

Номер патента: 1711148

Опубликовано: 07.02.1992

Авторы: Лукоянов, Музыченко

МПК: G06F 7/49

Метки: модулю, сумматор

...+ 2)=(4 + 7, 0 + 11, 3 + 8)для 1=12 (3 3 + 12)=(5+ 7, 1 + 11, О+ 12, 4 + 8) В блоке 3.2 сложения на входах элементов И группы 10,1 реализуются следующие комбинации 13 + 32 индексов выходов узлов 1.1 и 1.2 унитарного суммирования; Выходы элементов И групп 10,3 и 10.5 соединены с входами элементов ИЛИ 11,3 и 11.5 соответственно, выходы которых являются выходами блока 3,2 сложения с индексами=2 и 3 =4.В блоке 3.3 сложения на входах элементов И каждой группы 12 3 реализуются следующие комбинации 13 + 2 индексов выходов узлов 1,3 и 1,4 унитарного суммирования; для 3=1, 3-0 (3 + 12)=(0+ 0)для 1=2, 1=3 (1 +2)=(0 + 3. 8 + 8)Дпя 1=3, 3=4 (13 + 12=(4 + О)для 1=4, 1=.7 (3 + 32)=(4+ 3)для 1=5, 3=8 (3 +2)=-(0+ 8, 8+ О)для 1=6, 1=11 (33 + 12)=(8 +...

Номер патента: 1716511

Опубликовано: 28.02.1992

Авторы: Ирхин, Краснобаев, Сахаров, Экста, Юмашев

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...4 - первый блокэлементов ИЛИ, 5 - вход первого сомножителя устройства, 6- дешифратор, 7- группаэлементов ИЛИ, 8- элемент ИЛИ,9- второйблок элементов И, 10 - элемент НЕ, 11 первый блок элементов И, 12 - второй блокэлементов ИЛИ, 13 - выход устройства, 14 преобразователь кода. Вход 1 второго сомножителя устройства соединен с вторым входом первого блока элементов И 2 группы и с входами блоков . умножения на. константу по модулю 3 группы, выход К-го (К=1-(гп)/2, а - значение модуля) блока умножения на константу по модулю 3 группы соединен с вторым входом (К+1)-го блока элементов И 2 группы, выходы . которых. соединены с соответствующими: входами первого блока 4 элементов ИЛИ, вход 5 первого сомножителя устройства соединен с входом...

Номер патента: 1732472

Опубликовано: 07.05.1992

Автор: Музыченко

МПК: H03M 7/18

Метки: двоичного, код, кода, модулю

...)-й элемент запрета соединен входами: прямым - с выходом многопороговогоэлемента с порогом ). К, а инверсным - свыходом многопорогового элемента с порогом+ 1) К. р -й элемент ИЛИ соединенвыходом с входом р -го разряда выходногосумматора 4, а входами - с выходами элементов запрета с номерами), для которых вдвоичном представлении числа В = 2 - К вр- м разряде имеется единица (=1;В;О). Для случая, представленного на фиг, 1и 3, максимальное значение= 2. При этомблок 6 формирования вычетов содержитодин элемент запрета, прямой вход которого соединен с выходом многопорогового логического элемента 7 с порогом А = К, а инверсный - с выходом многопорогового элемента с порогом А = 2 К,Поскольку для случая.К = 11 (фиг, 1) В 1 = 5, а В 2 = 10,...

Номер патента: 1734090

Опубликовано: 15.05.1992

Автор: Орлов

МПК: G06F 7/49

Метки: модулю, сложения, три, чисел

...для сложения чисел по модулю три содержит элементы И 1, 2, элементы ИЛИ-НЕ 3 - 11, элементы РАВНОЗНАЧНОСТЬ 12 - 14,Устройство для сложения чисел по модулю три работает следующим образом.На входы устройства подаются соответственно значения следующих разрядов операндов - а 2, а 1, Ь 2, Ь 1(двоичнокодированные троичные коды чисел А и В). При этом алгоритм образования унитарного выходного кода у 1 у 2 уз (результата операции) полностью определяется приводимой таблицей истинности. Совокупности элементов И 1, ИЛИ - НЕ 3,4,5 и И 2, ИЛИ - НЕ 6,7,8 осуществляют преобразование двоичнокодированных троичных чисел А и В в унитарные троичные коды,Формула изобретения Устройство для сложения чисел по модулю три, содержащее три элемента...

Номер патента: 1734094

Опубликовано: 15.05.1992

Авторы: Каменский, Кишенский, Кузьмин, Христенко

МПК: G06F 11/08

Метки: модулю, произвольному, свертки

...входа 21 устройства к выходу15 коммутатора 1, Одновременно формируетсяединичный сигнал на входах записи регистров 2 и 3 и на этих регистрах оказываютсязаписанными контролируемое число и модуль контроля соответственно, Эти коды20 поступают на соответствующие информационные входы блоков 4 сравнения группы иблока 5 сравнения. На выходах "Меньше" этихблоков единичный сигнал формируется в случае, когда двоичное число на выходе 14 меньше25 соответствующим образом подключенного кблокудвоичного числа с выхода 15 (если принять контролируемое число за К, а модульконтроля - за М, то в блоке сравнения 4)группы производится сравнение чисел К и30 Мх 2, где 1 )К, где К - число блоковсравнения в группе 4),При разрядности контролируемого числа,...

Номер патента: 1734212

Опубликовано: 15.05.1992

Авторы: Оленев, Червяков

МПК: H03M 7/18

Метки: вычисления, модулю, остатка

...К-разрядное число Х может быть разделено на групп по и разрядов, где и равно степени Рк = 2 + 1, тогда число Х по модулю может быть представлено Хг = ао+а+аз+ . +а г, (1) где ао, а 1, а 2,.,а - группы по п разрядов; ао - и младших разрядов числа Х и т,д. Кодопреобразователь преобразует иразрядов таким образом, чтобы на выходеего была реализована функция дополнениячисла до нужного модуля, т.е.: где= 2, 4, 6, 8,.,г 1, аней - и разрядов числа Х.Таким образом, выражения (1) и (2) позволяют реализовать на сумматоре по модулю с использованием регистра для хранения результата предыдущего действия устройство для получения остатка по модулю,На чертеже приведена схема устройства для вычисления остатка по модулю 2 пУстройство содержит входной...

Номер патента: 1736006

Опубликовано: 23.05.1992

Автор: Черкасский

МПК: H03M 7/18

Метки: модулю, остатка, формирования

...сигнала переноса(переполнения), возникающего в сумматоре 3,9, Этот сигнал эквивалентен .единице младшего числа П, но на входсумматора 3.5 он не подключен из-завозможного самовозбуждения сумматоров3,5-3.8, Этот сигнал подан на сумматор 3.7. Обозначим его через р, Выход старшего разряда числа П (сумма"тор 3.9) обозначим Через а, выходычетырех младших разрядов числа П в порядке убывания его веса обозначимчерез Ь, с, й, е, Обозначим коньюнкциюаЛр = й,Выпишем условие х, при котором результат суммирования сумматоров 3,5"3 9 превосходит или равен 10011,П ) 9 (Потличается от П тем, чтоучитывает сигнал переполнения р), 1, 1100111110011 ф 000 сум,2.3эл. 6 С сум 31-34 Во 9 17 полнением о до модуля ш = 19. Дополнение 3 = 1915 = 4 (100), Число В...

Номер патента: 1737442

Опубликовано: 30.05.1992

Авторы: Горбенко, Петренко, Сныткин

МПК: G06F 7/49

Метки: вычислительное, модулю, произвольному

...регистр 14 переписывается содержимое регистра 6. Импульс на выходе 16 сигнала окончания устройстве разрешает чтение результата суммирования, записанного в регистре 14, а также поступление следующего числа на вход 1 числа вычислительного устройства. 8 результате поступления кодов второго числа на первые входы сумматора 5 на его выходах образуется код суммы этого числа с числом, записанным в регистре 6, Этот код через мультиплексор 7 попадает на информационные входы регистра 6, По фронту импульса запуска устройства этот код записывается в регистр 6. Содержимое регистра 6 сравнивается со значением выбранного модуля Р. Допустим. что значение содержимого регистра 6 больше значения модуля Р, В этом случае схема 9 сравнения выдает импульсна...

Номер патента: 1737446

Опубликовано: 30.05.1992

Авторы: Захаров, Оноков

МПК: G06F 7/72

Метки: модулю, сумматор, ферма, чисел

...инверсные входы и выходы переноса,Сумматор работает следующим образом.30 Когда старшие разряды обоих слагаемых равны единице, на выходе элемента И2 формируется единица, поступающая навход элемента ИЛИ 5. На выходе элементаИЛИ 5 также появляется единица, которая35 фиксируется в регистре 6 по положительному перепаду тактового импульса, что в соответствии с алгоритмом суммированияявляется достаточным признаком нулевогорезультата суммирования. Когда старший40 разряд одного из слагаемых не равен единице, выход элемента И 2 находится в нулевом состоянии, выход элемента ИЛИ-НЕ 4 также в нулевом состоянии, на входе элемента ИЛИ-НЕ 7 присутствуетлибоустойчи 45 вое состояние единицы, либо устойчивоесостояние нуля в зависимости от...

Номер патента: 1737736

Опубликовано: 30.05.1992

Автор: Музыченко

МПК: H03M 7/20

Метки: двоичного, кода, модулю

...5, счетчиков блоков 6 и триггера 3 имеются нулевые логические сигналы. На входы 9 устройства подается контролируемый код. При этом на входы каждой группы 9, подаются разряды входного кода с одинаковыми значениями остатков их весов по модулю К.Тактовые импульсы поступают на тактовый вход многоканального преобразователя 1 параллельного кода в последовательности импульсов с выхода генератора 2 тактовых импульсов. При этом на-м выходе многоканального преобразователя 1 (выходе его -го канала), где= 1, 2р, параллельный входной код преобразуется в последовательность импульсов, число которых равно числу единичных сигналов на соответствующей группе входов 9 Импульсы с первого выхода преобразователя 1 поступают на вход элемента ИЛИ 4,1 и с...

Номер патента: 1751747

Опубликовано: 30.07.1992

Авторы: Дорожинский, Супрун

МПК: G06F 7/49

Метки: модулю, сумматор, три

...соединены с входами младших и старших разрядов операндов. сумматора, а выход подключен к вторымвходам элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.На чертеже представлена схема сумматора по модулю три.Сумматор по модулю три содержит дваэлемента ИЛИ 1 и 2, Мажоритарный элемент 3 с порогом два, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 4 и 5, четыре входа6-9, два выхода 10 и 11,Сумматор работает следующим образомСуммируемые операнды Х и У задаютсядвухразрядными двоичными кодами Х=-х 2 х 1,У=у 2 у 1, где х 1, у 1- младшие разряды операндов; х 2, у 2 - старшие разряды соответствующих операндов, т.е. Х=.х 1+2 х 2 и У - -у 1+2 у 2.В соответствии с выбранным модулем 5 Р=З каждый операнд может принимать зна.чения 0 (00) и 2(10). Результатом работы сумматора по...