Устройство для подсчета числа единиц двоичного кода по модулю к

, 143 19) ОПИСАНИЕ ИЗОБРЕТ Н АВТ СР1983.ЧИСЛАЛ 10 КвычиСзовани дис асшиГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТАЕДИНИЦ ДВОИЧНОГО КОДА ПО МОДУ(57) Изобретение относится клительной технике. Его исполь,в системах передачи и обработретной информации позволяет р 1 4 Н 03 М 7/20, С 06 Р 11/10 рить функциональные возможности устройства за счет формирования остаткапо модулю К от входного кода. Устройство содержит генератор 1 тактовыхимпульсов, многоканальный преобразователь 2 параллельного кода в последовательность импульсов, триггер 3,счетчик 5 по модулю К, блоки 6 подсчета единиц по модулю К, элементы И7 и элемент ИЛИ 8.1. Благодаря введению элемента ЗАПРЕТ 4, элемента ИЛИ8.2 и делителя 9 частоты в устройстве формируется остаток по.модулю Кот входного кода и определяется чис .ло единиц йоследовательного по томуже модулю. 1 з.п. ф-лы, 2 илИзобретение относится к вычислительной технике и может Сыть использовано в системах передачи и обработки дискретной информации.5Цель изобретения - расширение функциональных возможностей за счет формирования остатка по модулю К от входного кода.На фиг,1 изображена функциональная 1 О схема устройства; на фиг.2 всхема делителя частоты,Устройство для подсчета числа единиц двоичного кода ио модулю К содержит генератор 1 тактовых импуль сов, многоканальный иреобрязонатель 2 параллельного кода н последовательность импульсов, триггер 3, элемент ЗАПРЕТ 4,счетчик 5 по модулю К, блоки 6 подсчета единиц по модулю К,элементы 2 О И 7,элементы ИЛИ 8 и делитель 9 частоты. На фиг.1 обозначены также информационные О и управляющий 11 входы и информационные 12 и контрольный 13 выходы, 25многоканальный преобразователь 2 параллельного кода в последовательность импульсов может быть выполнен так же, как и в изнестном устройстве. Входы 10 преобразователя 2 сгруппиро- ЗО наны таким образом, что веса ю всех разрядон одной группы входон, взятые по модулю К, одинаковы, а для первой группы входов равны 1.Блок 6 подсчета единиц по модулю К может быть выполнен н ниде реверсивного двоичного счетчика с коэффициентом пересчета К, суммирующий и вычитаюший входы которого янляются суммирующим и вычитающим входами 40 блока б, выходы счетчика соединены с входами .элемента ИЛИ, прямой выход которого является первым, а инверсный выход - вторым выходами блока б. Блок 6 может быть также выполнен в виде кольцевого реверсивного распределителя потенциалов (регистра сдвига) на К разрядов, входы сдвига вправо и влево которого являются суммирующим и вычитающим входами блока б, а выходы с второго по К-й разрярон соединены с входами элемента ИЛИ,прямой и инверсный входы которого являются первым и.вторым входами блока.Делитель 9 частоты выполнен(фиг,2) иа распределителе 14 импульсов, элементах И 15 и элементах ИЛИ 16, На фиг,2 обозначены также управляющий 17 и тактовый 18 входы, нхори 19 и 20 синхронизации и обнуления ивыходы 21, При этом 1-й выход делите -ля 9 (д =. 1, Р), соединенный с входом 1-го элемента И 7, соответствуеткоэффициенту деления, равному весупо модулю К (1+) -й группы информационных входов 10,Устройство для подсчета числа единиц двоичного кода по модулю К работает следующим образом.В режиме формиронания остаткавходного кода по модулю К на управляющий вход 11 (вход 17 делителя 9)подан нулевой логический сигнал, навходы 10 подан входной код. По мерепоступления тактовых импульсов с выхода генераторана тактовый входпреобразователя 2 он на ш-м информационном выходе (т = 1,Р) Формируетпоследовательность импульсов, числокоторых равно числу единичных логических сигналов на входах 10,ш. Импульсы с первого информационного выхода преобразователя 2 поступают через элемент ИЛИ 8.1 на счетный входсчетчика 5 по модулю К, который подсчитает их число, Имгульсы (1+1)-говыхода преобразователя 2 поступаютна суммирующий вход блока 61, который осущестнляет их подсчет по модулю К.По окончании преобразования входного кода преобразователь 2 самоблокируется и далее импульсов на своихинформационных выходах не формирует.При этом на упранляющем выходе (останова) преобразователя 2 формируется импульс, гереключающий триггер 3,на выходе которого при этом, н пауземежду тактовыми импульсами, появляется единичный логический сигнал.В течение времени работы преобразователя 2 на выходе триггера 3 имеет место нулевой логический сигнал,запрещающий прохождение тактовых импульсов на выходы элемента ЗАПРЕТ иэлементов И 7, а также блокирующийработу делителя 9.После переключения триггера 3 начинается процесс обнуления блоков б.Пусть 6,1 - наименьший номер блока б, в который запи"ан ненулевойкод (за время работы преобразователя2 на его суммирующий вход поступило1 импульсов, причем (1) шой КО).При этом единичный сигнал с первоговыхода блока 6.1 разрешает прохождение импульсов с выхода делителя 9 нявыход элемента И 7.1, а нулевой логический сигнал с его второго выхода запрещает прохождение импульсов на выходы элементов И 7,(1+1)-7.(Р), На выходе элемента И 7.Р - нулевой логический сигнал, разрешающий прохождение тактовых импульсов на выход элемента 4, Тактовые импульсы с выхода генератора 1 поступают через элементы 4 и 8,1 на счетный вход счетчика 5, который осуществляет их подсчет по модулю К, а также на тактовый вход делителя 9, на 1-м выходе которого, соединенном с входом элемента И 7.1, появляется импульс при поступлении ч) вой К)-го импульса на его тактовый вход 13. Импульсы с выхода делителя 9 поступают через элемент И 7.1 на вычитающий вход блока 6.1, из содержимого которого при этом вычитается единица, а также через элемент ИЛИ 8,2 на вход 20 обнуления делителя 9, который по заднему фронту импульса сбрасывается в нулевое состояние, Таким образом, за время поступления на вычитающий вход блока 6.1 одного тактового импульса на вход счетчика 5 поступает (ж) шой К тактовых импульсов. Работа продолжается таким образом до обнуления блока 61. Далее аналогичным образом обнуляются блоки 6.(1+1) - 6(Р). При этом за время обнуления блока 6.1 на вход счетчика 5 поступает (м) шой Кимпульсов, где (ч) шой К - остаток по модулю К значений весов входов 10.(1 + 1); р - код в блоке 6,1 до начала его обнуления.При обнулении последнего блока 6 на всех входах элемента И 7.Р появляются единичные логические сигналы, что вызывает на его выходе 13 единичный логический сигнал, свидетельствующий об окончании цикла работы устройства и блокирующий прохождение тактовых импульсов на выход элемен - та 4 ЗАПРЕТ.Формирование остатка входного кода по модулю К окончено. Результат снимается с выходов 12. В режиме подсчета числа единиц в входного кода по модулю К на управляющий вход 11 (вход 1 7 делителя 9) подается единичный логический сигнал, при этом он работает в режиме трансляции тактовых импульсов на все свои выходы 21.1, Устройство для подсчета числа единиц двоичного кода по модулю К, содержащее генератор тактовых импульсов, выход которого соединен с тактовым входом многоканального преобразователя параллельного кода в последовательность импульсов, Р групп информационных входов которого являются соответствующими информационными входами устройства, с первого по Р-й выходы многоканального преоб - разователя параллельного кода в последовательность импульсов подключены соответственно к первому входу первого элемента ИЛИ и суммирующим входам с первого по (Р - 1)-й блоков подсчета единиц по модулю К, первый выход каждого из которых соединен с первым входом одноименного элемента И, выход которого подключен к вычитающему входу одноименного блока подсчета единиц по модулю К, выход первого элемента ИЛИ соединен с входом счетчика по модулю К, выходы ко 35 40 45 50 55 торого являются информационными выходами устройства, управляющий выход 5 10 15 20 25 ЭО Устройство работает в порядке,аналогичном описанному.На первом этапе происходит преобразование входного кода преобразователем 2 в Р-последовательности импульсов, которые подсчитываются счетчиком 5 по модулю К и блоками 6. Поокончании работы преобразователя 2он самоблокируется и сигналом с управляющего выхода переключает триггер 3. Далее проводится исследовательное обнуление блоков 6,причемгпоскольку делитель 9 работает в режи -ме трансляции тактовых импульсов, тоза время обнуления блока 6. на входсчетчика 5 по модулю К поступаеттактовых импульсов, где- числоодиночных логических сигналов по модулю К на входах 10.(1. + 1).Таким образом, при окончании цикла работы устройства после обнулениявсех блоков 6 на выходах счетчика 5иимеется код числа (Х; ) щой К.1-Следовательно, устройство обеспечивает как формирование остатка двоичного кода по модулю К, так и подсчет количества единиц двоичного кода по модулю К,Формула изобретения8006 6элемента ЗАПРЕТ .и подключены к выходам соответственно генератора тактовых импульсов и триггера, первый выход делителя частоты подключен к(1+2)-му входу -го элемента И, управляющий вход делителя частоты является управляющим входом устройства,2. Устройство по п.1, о т л и - 10 ч а ю щ е е с я тем, что делительчастоты выполнен на элементах И, элементах ИЛИ и распределителе импульсов, вход обнуления которого является входом обнуления делителя, первыйи второй входы первого и первый входвторого элементов И являются соответственно тактовым входом; .входом синхронизации и управляющим входом делителя, выходы распределителя импульсов 20 соединены. с первыми входами соответственно с первого по (Р),-й элементов ИЛИ, выход первого элемента Иподключен к тактовому входу распределителя импульсов, второму входу вто" 25 рого элемента И и является первым выхоцом делителя, выход второго элемента И соединен с вторыми входами спервого по (Р)-й элементов ИЛИ, выходы которых являются соответственно 30 выходами с второго по (Р)-й делителя. 5 143 многоканального преобразователя па" раллельного кода в последовательность импульсов соединен с входом триггера, выход которого подключен к вторым входам с первого по (Р)-й элементов И и первому входу Р-го элемента И, второй выход 1-го блока подсчета единиц по модулю К (1 / 1,Р) подключен к (1+2)-му входу 3-го элемента И (1 с 1 сР) и (1+1)-му входу Р-го элемента И, выход которого является контрольным выходом устройства, о тличающееся тем,что, сцелью расширения функциональных возможностей за счет формирования остатка по модулю К от входного кода, в устройство введены делитель частоты, второй элемент ИЛИ и элемент ЗАПРЕТ, запрещающий вход которого подключен к выходу 1.-го элемента И, выход элемента ЗАПРЕТ соединен с вторым входом первого элемента ИЛИ, с первого по (Р)-й входы второго элемента ИЛИ подключен к выходам соответственно с первого по (Р)-й элементов И, выход второго элемента ИЛИ соединен с входом обнуления делителя частоты, тактовый вход и вход синхронизации которого объединены соответственно с первым и вторым разрешающими входами Составитель О. РевинскийТехРед М.Дидык Корректор М. Васильева Редактор А.Огар Заказ 5969/56 Тираж 929 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4