Устройство для вычитания по модулю

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК(19 б Е 7/72 ИСАНИЕ ИЗОБРЕТ ЬСТВ А ВТОРИЧНОМУ(57) Из обтике и вьмсжет быт втомаслиьных ункциони ых огс ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР 4754342/2431. 10.89(56) Авторское свидетельство СССРР 1107122, кл, С 06 Е 7/72, 1983,Авторское свидетельство СССРР 1012242, кл. С 06 Г 7/49, 1981. 54 УСТРОЙСТВО ДЛЯ ВЫЧИТА етение относится к ислительной техникеиспользовано в выч шинах и устройствах щих в системе остаточ Изобретение относится к автоматикеи вычислительной технике и можетбыть использовано в вычислительныхмашинах и устройствах, функционирующих в системе остаточных классов.Цель изобретения - сокращение ап -паратурных затрат,На чертеже представлена схема устройства для вычитания по модулю (длянечетного значения модуля).Устройство содержит вход 1 умень-,шаемого, первый входной регистр 2,первый дешифратор 3, вход 4 вычитавмого, второй входной регистр 5, второй дешифратор 6, первый элемент И 7,второй .элемент И 8, первый элемент классов. Целью изобретения являетсясокращение аппаратурных затрат. Устройство сод т первый и второй дешифраторы 3 и 6, первый и второйэлементы И 7 и 8, первый и второйэлементы НЕ 9 и 10, элемент ИЛИ-НЕ11, с первой по третью группы элементов ИЛИ 12, 13 и 18, коммутатор 14;с первой по третью группы элементовИ 15-17, шифратор 22 со связями,Сущность изобретения состоит в уменьшении каждого операнда в два раза и,после нахождения результата, увеличение его в два раза с изменением наединицу, в зависимости от соотноше"ния четности обоих операндов, ввидучего происходит уменьшение логическихэлементов, необходимых для реализациитаблицы вычитания, 2 табл., 1 ил. НЕ 9, второй элемент НЕ 10, элемент ИПИ-НЕ 11, первую группу элементов ИЛИ 12, вторую группу элементов ИЛИ 13, коммутатор 14, первую группу эл ментов И 15, вторую группу элементо И 16, третью группу элементов И 17, третью группу элементов ИЛИ 18, выход 19 элемента ИЛИ-НЕ 11, выход 20 первого элемента И 7, выход 21 втор элемента И 8, шифратор 22, выходной регистр 23, выход 24 устройства.Сущность изобретения состоит в следующем. Рассмотрим алгоритм определения результата операции (А-В)шо при различных соотношениях четности операндбв А и В. Отметим также, чтовычисление любой ункции остатка в уннтарном коде сводится к соответствующей перенумерации шин.Пусть А и В - четные. ТогдаА В А-В2 Г- - -) = 2=А - В.2 2 2Если А нечетное, а В четное, тоАВ , А-В 12,( --- -) = 2 Г ---- ,).= ГА-В)-1.2 22 2При А четном, В - нечетномА В 1 АВ 12 Г- --- .)=-2 е Г -- + -)=ГА-В)+1,,А.1 15Если А и Б - нечетные, то 2 Г ВА-В-- -) = 2 -- = Л -В2 2Следовательно, если учитыеать характеристики четности операндов А и В и их соотношения, появляется воэмОжность уменьшить примерно в два раза входные операндов, если в необхо.-" димых случаях прибавить к полученному ,.2 о результату или вычесть из него едиьпщуРассмотрим в качестве примера табл, 1, отражающую операцию ГА-В)шой 5.ч 0Обозначим через А и В соответст- "А А 1 В В 1венно значения --- и - в в . Тогда2 2 2 2А/В/0А /В/ 1 0 У0 1 2Отметим, что у последнего значенуя отсутствует пара, т,к, ш=5 Гне- ,10четное число). Составим табл 2, в которой отобразим в клетке таблицы дляоперачдов А и В 1 над чертой значениеГА-"В) той 5, а под чертой 2 ГА-В)вод, 5,Сравнивая табл,1 и 2, замечаем, ю 5что для огерандов А и В одинаковойчетности последняя реализует табл.1,но для разной четности операндов Аи В необходимо изменить результатна единицу. Табл,1 составлена для 50:взяти значений операндов А и В, атабл.2 - только для трех значений,что позволяет существенно уменьплтьсамую громоздкую часть подобных табличных устройств,55Рассмотрим работу устройства Гсм,чертеж) в трех режимах. Первый режимсоответствует случаю, когда операндыА и В одновременно либо четные, либо нечетные. В этом случае о."е".андь 1 Аи В поступают по соответстц,юшкам в."о-:дам 1 и 4 во входные регисры 2 и 5соответственно в двоичном коде Есличисла четные, на выходах младших разрядов регистров 2 и 5 - пули, в противном случае - единицы, С выходоввходных регистров 2 и 5 операнды поступают на входы соответственно первого3 и второго б дешиАраторов, выходыкоторых попарно соединены Гчетныес нечетными) и являются входами элементов ИЛИ 12 и 13 соответственнопервой и второй групп Следовательно,сигналы, соответствующие первому ивторому операндам, поступают соответственно на один из и:,Аормационныхи управляющих входов коммутатора 4Так как операнды А и В имеют одинаковый порядок четности, то на выходахпеового и второго элементов И 7 и 8сигналов нет. Поэтому с выхода 19элемента ИЛИ-НЕ 11 сигнал поступаетна первые входы элементов И 15 первойгруппы, Сигнал с выхода, соответствующего унитарному коду результата операции модульного вычитания коммутатора 14, поступает на второй вход одно го из открытых элементов И 15 первойгруппы с выхода которого он поступает через соответствующий элементИПИ 18 третьей группы на вход шифратора 22, который преобразует результат операции в двоичный код. Далеерезультат операции поступает на вы"",.одной регистр 24 и на выход устройства. Второй режим соответствует слу. - ,чаю, когда А нечетное., а В четное, Вэтом случае на выходе младшего разряда региатра 2 - единица, котораяпоступает на один вход элемента Ы 7,на другой вход которого сигнал поступает с элемента НЕ 10. Сигнал с выио"да 20 первого элемента И 7 поступае.на вторые входы элементов И 16 второйгруппы, Операнды А и В поступают довыхода коммутатора 14 аналогично пер вому режиму, но в данном случае сиг-,нал,соответствующий унитарному кодурезультата операции. поступает насоответствующий открытый элемент И 1 бвторой группы и с его выхода - насоответствующий элемент ИПИ 18третьей группы, Соединение элементовЯ 16 второй группы с элементами ИПИ18 третьей группы обеспечивает прибавление единицы к унитарному кодурезультата операции. Дальнейшее про1689949 1 О 15 20 25 30 35 40 45 50 хождение сигналов соответствует ттерному режиму.Третий режим соответствует случаю, когда А - четное, а В - нечетное. В этом случае на выходе младшего разряда регистра 5 - единица, Сигнал поступает на первый вход второго элемента И 2, на второй вход которого поступает сигнал с первого элемента НЕ 9. Сигнал с выхода 21 второго элемента И 8 посгупает на вторые входы элементов И 13 третьей группы. Операнды А и В поступают до выхода коммутатора 14 аналогично первому режиму, нс н данном случае сигнал, соответст, вующий унитарному коду результата операции поступает на соответствующий открытый элемент И 17 третьей группы и с его выхода - на вход соответствующего элемента ИЛИ 18 третьей группы, Соединение элементов И 17 третьей группы с элементами ИЛИ 18 третьей группы обеспечивает вычитание единицы из унитарного кода результата операции. Дальнейшее прохождение сигналов соответствует первому режиму. Формула изобретения Устройство для вычитания по модулю, содержащее первый и второй дешиА- раторы, первый и второй элементы И, элемент ИЛИ-НЕ, с первой по третью группы элементов ИЛИ, коммутатор;с первой по третью группы элементов И, шиАратор, причем входы разрядов входа уменьшаемого устройства соединены с входами соответствующих разрядов входа первого депмАратора, входы разрядов входа вычитаемого устройства соединены с входами соответствующих разрядов входа второго дешиАратора, выходы первого и второго элементов И соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с первыми входами элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ третьей группы, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит первый и второй элементы НЕ, причем вход младшего разряда входа уменьшаемого устройства соединен с первым входом первого элемента И и входом первого элемента НЕ, вход младшего разряда входа вычитаемого устройства соединен с первым входом второго элемента И и входом второго элемента НЕ, выходы первого и второго элементов НЕ соединены соответственно с вторыми входами второго и первого элементов И, 2 р-й и 2 р-й выходы первого дешиАратора р=тп/2, (т - значение модуля) соответственно с первым и вторым входами р-го элемента ИЛИ первой группы, 2 р-й и 2 р-й выходы второго дешиАратора - соответственно с первым и вторым входами р-го элемента ИЛИвторой группы, выходы элементов ИЛИгруппы и ш-й выход первого дешитЬратора при нечетном тп - соответственнос информационными входами группы коммутатора, выходы элементов ИЛИ второйгруппы и ш-й выход второго дешиАрато"ра при нечетном ш соединены соответственно с управляющими входами группы коммутатора, выходы группы которого соединены с вторьпя входами соответствующих элементов И .первой группыс первыми входами соответствующихэлементов И второй и третьей групп,выходы элементов ИЛИ третьей группы соединены с входами соответствующих разрядов входа инАорматора, выходкоторого является выходом устройства,выходы первого и второго элементов Исоединены с вторыми входами элементов И второй и третьей групп соответственно, выход к.-го (1=1 - ш) элемента И второй группы соединен с вторым входом к+1-го элемента ИЛИ третьей группы, выход ш-го элемента второй группы соединен с вторым входом первого элемента ИПИ третьей группы,третий вход 1-го элемента ИЛИ третьей группы соединен с выходом +1-го элемента И третьей группы, третий вход а. го элемента ИЛИ третьей группы соединен с выходом первого элемента И третьей группы.1689949 Т а б л и ц а 1 В/АО 1 2 3 4 2 3 4 1 2 3 О 1 2 4 0 1 3 4 0 1 Таблица 2 В/А О/О 1/2 2/4 4/3 О/О 1/2 3/2 4/3 О/О Составитель А.КлюевТехред И,Моргентал Корре 1. Пож актор Г.федот Тираж Подпиударственного комитета по изобретения113035, Москва, Ж, Раушская Заказ 38 ВНИКЛИ Г Производственно-издательский комбинат "Патент", г.Уж Гагарина,101 О 1 г 3 4 0 2 0 1 4 0 3 4 г 3 1 2 ноеи и открытиям при ГКНТ СССнаб., д. 4/5