Устройство для свертки по произвольному модулю

(51) 5 6 ОПИСАНИЕ ИЗОБРЕТЕН СВИДЕТЕЛЬСТ АВТОРСКО жй,О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО И 3 О БР ЕТЕНИ ЯМ И ОТКР ЫТИ ЯЬПРИ ГКНТ СССР(71) Московский институт инженеровданской авиации(56) Авторское свидетельство СССРМ 1401463, кл. 0 06 Р 11/08, 1986,Авторское свидетельство СССРМ 1509903, кл. 6 06 Р 11/08, 1987,(54) УСТРОЙСТВО ДЛЯ СВЕРТКИ ПОИЗВОЛЬНОМУ МОДУЛЮ(57) Изобретение относится к вычислительной технике и может быть использовано при построении диагностируемых систем. Цель изобретения - сокращение аппаратурных затрат устройства. При подаче сигнала запуска на вход 13 устройства на регистр 2 через коммутатор 1 переписывается контролируемое число с информационного входа 21 устройства, а на регистр 3- модуль контроля со входа 22 устройства, Блоки сравнения группы 4 сравнивают содержимое регистра 2 (выход 14) с содержимым регистра 3 (выход 15), умноженным на 2, где 1)1 (М - число блоков в группе 4). В блоках вычита1734094 ния группы 6 происходит вычисление разности между содержимым регистра 2 и содержимь,м регистра 3, умноженным на 2. Выходь 18 блоков 6 вычитания поступают на входы мул ьтиплексора 7, который управляется выходом 17 дешифратора 12, пропускающим на выход 19 мультиплексора 7 наименьшую разность между содержимым регистров 2 и 3, Эта наименьшая разность через коммутатор 1 записывается снова в регистр,Изобретение относится к вычислительной технике и может быть использовано при пас гроении диагностируемых систем,Цепь изобретения - сокращение аппаратурных затрат устройства.На фиг, 1 приведена функциональная схема устройства; на фиг, 2, 3 - примеры реализации мультиплексора и дешифратора,Устройство (фиг. 1) содержит коммутатор 1, регистры 2 и 3, группу блоков 4 сравнения, блок 5 сравнения, группу блоков 6 вычитания, мультиплексор 7, группу элементов И 8, элемент НЕ 9, элемент И 10, генератор 11 тактовых импульсов, дешифратор 12, вход 13 запуска устройства, выходь: 14, 15 первого и второго регистров 2 и 3 соответственно, выходы 16 блоков 4 сравнения группы, выход 17 дешифратора 12, выходы 18 блоков 6 вычитания группы, выход "9 мультиплексора 7, информационный выход 20 устройства, информационный вход 21 устройства, вход 22 задания модуля контроля устройства, элемент ИЛИ 23,Мультиплексор 7 (фиг, 2) содержит коммутатооы 24,Дешифратор 12 (фиг, 3) содержит группу элементов И 25, шифратор 26, входы 27 шифратора 26, группу 28 элементов НЕ.Устройство работает следующим обраВ исходном состоянии регистры 2, 3 либо обнулены (цепи сброса не показаны), либо содержит данные от предыдущего вычисления остатка (на регистре 2 - двоичный код остатка, на регистре 3 - двоичный код модуля), В первом случае с выхода "Меньше" блока 5 сравнения снимается нулевой сигнал и элементы И 8 группы закрыты, а единичный сигнал с выхода элемента НЕ 9 разрешает тактовому сигналу с генератора 11 пройти через элемент И 10 и элемент ИЛИ 23 на вход записи регистра 2, что не оказывает влияния на работу устройства. Во втором случае с выхода блока 5 сравнения снимается единичный сигнал, открывающий элеПроцесс продолжается, пока содержимое регистра 2 не станет меньше содержимого регистра. В этом случае сигнал с выхода блока 5 сравнения разрешит прохождение кода с выхода 14 регистра 2 через элементы И группы 8 на информационный выход 20 устройства. Организация цикла вычислений остатка обеспечивается элементом НЕ 9, элементом И 10, генератором 11 тактовых импульсов и элементом ИЛИ 23.1 табл.,3 ил. менты И 8 группы и пропускающий результат вычисления с выхода регистра 2 на информационный выход 20 устройства.Нулевой сигнал с выхода элемента НЕ 9 в5 это время закрывает элемент И 10.Работа устройства подготавливается установкой на входе 21 устройства двоичногокода контролируемого числа, а на входе 22устройства - кода модуля контроля, С пода 10 чей сигнала запуска на вход 13 устройствакоммутатор 1 на короткое время, определяемое длительностью импульса запуска, устанавливается в состояние, подключающеесодержимое входа 21 устройства к выходу15 коммутатора 1, Одновременно формируетсяединичный сигнал на входах записи регистров 2 и 3 и на этих регистрах оказываютсязаписанными контролируемое число и модуль контроля соответственно, Эти коды20 поступают на соответствующие информационные входы блоков 4 сравнения группы иблока 5 сравнения. На выходах "Меньше" этихблоков единичный сигнал формируется в случае, когда двоичное число на выходе 14 меньше25 соответствующим образом подключенного кблокудвоичного числа с выхода 15 (если принять контролируемое число за К, а модульконтроля - за М, то в блоке сравнения 4)группы производится сравнение чисел К и30 Мх 2, где 1 )К, где К - число блоковсравнения в группе 4),При разрядности контролируемого числа, равной и, разрядности модуля контроля,равной щ, получается, что к = и - в,35 Сигналы с выходов блоков 4 сравненияпоступают на дешифратор 12, имеющийследующую таблицу истинности дляслучая 1 = 5,Выход 17 дешифратора 12 поступает на40 управляющий вход мультиплексора 7.На блоках 6 вычитания определяютсядвоичные значения разностей, Для )-го блока 6 определяется разностьК- Мх 245 Сигналы с выходов блоков 6 поступаютна информационные входы 18 мультиплек15Устройство для свертки по произвольному модулю, содержащее два регистра, группу элементов И, группу блоков сравнения, группу блоков вычитания и мультиплексор, причем выход первого регистра 20 соединен с входами уменьшаемого блоков вычитания группы, выходы результата которых соединены с соответствующими информационными входами мультиплексора, информационный вход второго регистра яв ляется входом задания модуля контроля устройства, каждый -й разряд выхода второго регистра соединен с (+)-1)-м разрядом первого информационного входа )-го блока сора 7. Код на управляющем входе мультиплексора 7 пропускает на его выхо 1 д наименьшую разность при КМх 2 либо нулевой сигнал при К М, 50По первому тактовому импульсу в регистр 2 через коммутатор 1 записывается первая минимальная разность, Далее процесс продолжается до тех пор, пока с выхода "Меньше" блока 5 сравнения не поступит 55 нулевой сигнал, говорящий, что число на регистре 2 меньше числа на регистре 3 (кода модуля контроля), При этом на выход 20 устройства передаетсь через элементы И группы 8 остаток по модулю. При этом нулевой сигнал с выхода элемента НЕ 9 запрещает прохождение сигналов генератора 11 через элемент И 10 на вход записи регистра 2 и работа устройства заканчивается,Новый цикл работы устройства начина ется подачей новых кодов на входы 21 и 22 устройства и сигнала запуска на вход 13 устройства.Если при запуске устройства сразу выполняется условие К М, то содержимое ре гистра 2 с помощью блока 5 сравнения сразу же предается на выход 20 устройства. Формула изобретения сравнения группы (1в, где т - разрядность модуля контроля, 1)к, к = п-гп, где и - разрядность контролируемого числа), о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит дешифратор, коммутатор, блок сравнения, генератор тактовых импульсов, элемент НЕ, элемент И и элемент ИЛИ, причем выход мультиплексора соединен с первым информационным входом коммутатора, второй информационный вход которого является информационным входом устройства, выход коммутатора соединен с информационным входом первого регистра, выход которого соединен с первым информационным входом блока сравнения и вторыми информационными входами блоков сравнения группы, выход второго регистра соединен с вторым информационным входом блока сравнеНия, выход "Меньше" которого соединен с первыми входами элементов И группы и входом элемента НЕ, выход которого соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом записи первого регистра, второй вход элемента ИЛИ, управляющий вход коммутатора и вход записи второго регистра подключены к входу запуска устройства, выход генератора тактовых импульсов соединен с втОрым входом элемента И, выходы "Меньше" блоков сравнения группы соединены с соответствующими информационными входами дешифратора, выход которого соединен с управляющим входом мультиплексора, каждый 1-й разряд выхода второго регистра соединен с (+)-1)-м разрядом входа уменьшаемого )-го блока вычитания группы, разряды выхода первого регистра соединены с вторыми входами соответствующих элементов И группы, выходы которых подключены к соответствующим разрядам информационного входа устройства.1734094 Мю Ялг абдт 1 Юа 1 Юо 1 бр,г ставитель В.Гречнев ред М.Моргентал Редактор А.Долинич Тех Корректор М.Кучерява аз 1670 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5