Преобразователь двоичного кода в код по модулю к

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)5 Н 03 М 7/ ИСАНИЕ ИЗОБРЕТЕНИ ОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1476614, кл. 6 06 Р 11/00, 1986,Авторское свидетельство СССРМ 14016.10, кл, Н 03 М 7/18, 1986,Авторское свидетельство СССРМ 1425845, кл. Н 03 М 7/12, 1986.(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД ПО МОДУЛЮ К(57) Изобретение относится к области автоматики и вычислительной техники и можетбыть использовано для построения системпередачи и переработки дискретной информации. Целью изобретения является сокращение аппаратурных затрат,Ы 1732472 А 1 Преобразователь двоичного кода в код по модулю К содержит блок 1 весового суммирования, пороговый блок 3, выходной сумматор 4 и блок 2 свертки числа разряда. При подаче входного кода на выходах блока 1 весового суммирования формируется т2 г + 1-раз рядн ы й код, остаток по модул ю К которого равен остатку по модулю К входного кода. Код с выходов блока 1 поступает на входы блока 2 свертки числа разрядов, который формирует на своих выходах р =о 92 (К + 1)+ 1-разрядный код, который поступает на входы выходного сумматора 4 и входы порогового блока 3, формирующего на своих выходах код вычета такой, что его суммирование с кодом на входе первого слагаемого выходного сумматора 4 дает на его выходах код остатка по модулю К. 4 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано для свертки чисел по модулю.Цель изобретения - сокращение аппаратурных затрат,На фиг. 1 показана схема преобразователя двоичного 31-разрядного кода в код по модулю К = 11; на фиг. 2 - схема блока свертки числа разрядов для случая К=11; на фиг. 3 - схема преобразователя двоичного 37-разрядного кода в код по модулю К = 13; на фиг, 4 - схема блока свертывания числа разрядов для случая К = 13.Преобразователь двоичного кода в код по модулю К содержит блок 1 весового суммирования, блок 2 свертки числа разрядов, пороговый блок 3, выходной сумматор 4,Блок 1 весового суммирования соединен входами с входами устройства, а выходами - с входами блока 2 свертки числа разрядов, выходы которого соединены с входами порогового блока 3, соединенного выходами с соответствующими входами второго слагаемого выходного сумматора 4, входы первого слагаемого которого соединены с соответствующими выходами блока 2 свертки числа разрядов, а выходы - с выходами преобразователя.Выполнение блока 1 весового суммирования зависит от числа входов и выполняемой задачи: свертка по модулю К двоичного позиционного кода или подсчет по модулю К числа единиц входного кода. В общем случае он может быть выполнен в виде набора полных сумматоров, объединенных в уровни, причем входы каждого из сумматоров первого уровня соединены с входами преобразователя с весами и, для которых ( в) тос К одинаковы, входы каждого из сумматоров -го уровня соединены с выходами сумматоров предыдущих уровней с весами а такими, что (в) нос К одинаковы, либо с выходами сумматоров предыдущих уровней и входами преобразователя с весами, удовлетворяющими указанному условию, В схемах на фиг, 1 и 3 блоки 1 весового суммирования 1 выполнены в виде набора полных сумматоров одного уровня, поскольку число входов с одинаковыми значениями (в ) тоб К равно трем,Блок 1 весового суммирования преобразует входной код в 12 г+ 1-разрядный выходной код, где г - мощность множества значений остатков весов разрядов входного кода по модулю К в случае формирования остатка входного кода по модулю К, и г - мощность множества значений остатков весов разрядов натурального двоичного кода по модулю К в случае формирования остатка 5 10 15 20 25 30 35 40 45 50 55 количества единиц входного кода по модулю К.Блок 2 свертки числа разрядов выполнен в виде группы последовательно соединенных сумматоров (фиг. 2 и 4, для случая К= 11 и 13 соответственно, где число сумматоров равно четырем). Входы первого сумматора являются входами блока, его выходыот первого до (г/2)-го соединены с входамивторого сумматора (первой группой входовразрядов 1 - г/2 соответственно), а выходыот (г/2+ 1)-го до г-го - с группой инверсныхвходов второго сумматора(от первого до -госоответственно), Выход переноса первогосумматора, выходы второго сумматора и егоинверсныЙ выход переноса, а также выходылюбого 1-го сумматора блока соединены свходами последующих сумматоров с весами, сумма которых равна остатку по модулюК веса данного выхода сумматора.Блок 2 для случая фиг, 2 содержит 4последовательно соединенных сумматоровдвоичных чисел. В соответствии с описанным выход суммы Яь второго сумматора соединен с входами первого и третьегоразрядов четвертого сумматора, посколькего вес в = 16, а (а) воб К = 5 = 1+ 4 = 2Блок 2 преобразует входной 12 г+ 1 -разряДныЙ кОД В ВыхОДнОЙ= 092 (К+ 1)+1-разрядный,Пороговый блок 3 содержит многопороговый элемент 5 с весами входов 2 ( = О,1 - 1) и порогами выходов А= К,2 К Ки блок 6 формирования вычетов, Многопороговый элемент 5 может быть выполнен ввиде а пороговых элементов, каждый изкоторых содержит последовательно соединенные элементы И, ИЛИ и выполняется какв известном преобразователе. Блок 6 формирования вычетов в общем случае содержит ( а - 1) элементов запрета, где а =-гпа щ - максимальное значение кода на входах многопорогового элемента 7, выходыкоторых соединены с входами 1 элементовИЛИ. )-й элемент запрета соединен входами: прямым - с выходом многопороговогоэлемента с порогом ). К, а инверсным - свыходом многопорогового элемента с порогом+ 1) К. р -й элемент ИЛИ соединенвыходом с входом р -го разряда выходногосумматора 4, а входами - с выходами элементов запрета с номерами), для которых вдвоичном представлении числа В = 2 - К вр- м разряде имеется единица (=1;В;О). Для случая, представленного на фиг, 1и 3, максимальное значение= 2. При этомблок 6 формирования вычетов содержитодин элемент запрета, прямой вход которого соединен с выходом многопорогового логического элемента 7 с порогом А = К, а инверсный - с выходом многопорогового элемента с порогом А = 2 К,Поскольку для случая.К = 11 (фиг, 1) В 1 = 5, а В 2 = 10, выход элемента запрета соединен с входами первого и третьего разрядов сумматора 4, а выход многопорогового элемента с порогом А = 2 К - с входами второго и четвертого разрядов сумматора 4, вторая группа входов которого соединена с выходом суммы последнего сумматора блока 2. Для случая К= 13 (фиг. 3) В 1= 3, а В 2= 6, при этом выход многопорогового элемента 7 с порогом А = К соединен с входом второго разряда, выход элемента запрета-с входом первого разряда, а выход многопорогового элемента с порогом А = 2 К - с входом третьего разряда сумматора 5,Функционирование преобразователя происходит следующим образом,При подаче на входы преобразователя входного кода на выходах блока 1 весового суммирования формируется т2 г+ 1-разрядный код, остаток по модулю К которого равен остатку по модулю К входного кода (остатку количества единиц входного кода по модулю К), код с выходов блока 1 поступает на входы блока 2 свертки числа разрядов, который формирует на своих выходах 1 = )о 92(К+ 1)+ 1-разрядный код, остаток по модулю К которого равен остатку по мо-, дулю К кода на входах блока 2. Код с выходов блока 2 свертки числа разрядов поступает на входы порогового блока 3, а также на входы выходного сумматора 4(кроме старшего разряда), на вторую группу входов которого подается код с выходов порогового блока 3 такой, что сумма кодов на выходах суммы сумматора 4 равна остатку входного кода (числа единиц входного кода) по модулю К,Рассмотрим функционирование предлагаемого преобразователя для случая, изображенного на фиг, 3 и 4.Пусть единичные сигналы поданы на, входы Х 1, Хз, Х 6 Хд, Х 12 что соответствует кодучислаХ=2 +2 +2 +2 +2 "=1+4+ 32 + 256+ 2048 = 2341, остаток по модулю К, = 13 которого равен 1. При этом единичные сигналы будут на выходах суммы первого, третьего, шестого, девятого и двенадцатого сумматоров блока 1 весового суммирования, которые поступают на входы первого, третьего, шестого, девятого и двенадцатого разрядов первого сумматора блока 2 свертки числа разрядов (фиг. 4), что вызывает единичные сигналы на его выходах суммы 51, Яз, 36, Я 9, 812, которые поступают навходы второго сумматора, вызывая единичный сигнал на выходе суммы Я 1 и нулевые сигналы на остальных выходах, при этом единичные сигналы будут на выходе суммы Я 1 третьего и четвертого сумматоров блока 2 и нулевые сигналы - на остальных его выходах. Единичный сигнал с выхода суммы 31 четвертого сумматора блока 2 поступает на вход первого разряда выходного сумматора 4 и вход порогового блока 3, однако на его выходах будут нулевые сигналы,При этом на выходах сумматора 4 будет код числа 1, что соответствует остатку входного кода по модулю К,Таким образом предложенный преоб 10 15 дов, выходы с весом Ю переносов каждого сумматора, кроме второго и последнего,группы и выходы с весом Ю разрядов суммы каждого сумматора, кроме первого и последнего, группы блока свертки числа разрядов соединены с входами разрядов с весами, соответствующими единичным 55 значениям двоичного кода числа И/вод К слагаемых последующих сумматоров групразователь имеет меньшие аппаратурные затраты.Ф о р м у л а и 3 о б р е т "ени я Преобразователь двоичного кода в код 20 по модулю К, содержащий блок весовогосуммирования, пороговый блок, выходной. сумматор и блок свертки числа разрядов,содержащий группу сумматоров, причем входы разрядов преобразователя соедине ны с- входами соответствующих разрядовблока весового, суммирования, выходы раз. рядов которого соединены соответственнос входами разрядов первого слагаемого, входом переноса и с входами разрядов вто рого слагаемого первого сумматора группыблока свертки числа разрядов, выходы раз.рядрв суммы:и выход переноса, последнего сумматора группы .блока свертки числа разрядов соединены соответственно 35 с входами разрядов порогового блока, выходы разрядов суммыпоследйегб сумматора группы блокасвертки числЭ разрядов соединены с входами соответствубщих разрядов первого слагаемого выходного сумматора, 40 выходы разрядов суммы которого являютсявыходами разрядовпреобразователя, выходы разрядов порогового блока еоединены с входами соответствующих разрядов. второго слагаемого выходного сумматора,.выхо ды разрядов с первого по г/2(г - . мощностьмножества значений остаГкбр входного кода по модулю К) суммы. первого, сумматора группы блока сверткичисла разрядов соединены с прямыми входами собтветствующих 50. разрядов первого слагаемого второгО сумматора группы блока свертки числа разряпы блока свертки числа разрядов, о т л и ч аю щ и й с я тем, что, с целью сокращения аппаратурных затрат, выходы разрядов с (г/2+ 1)-го по г-й суммы первого сумматора группы блока свертки числа разрядов соединены соответственно с инверсными входами разрядов второго слагаемого второго сумматора группы блока свертки числа разрядов, вход переноса и инверсный выход переноса второго сумматора группы блока свертки числа разрядов соединены соответственно с входом логической едини цы преобразователя и с входом разрядаединичного веса слагаемого последующего сумматора группы блока свертки числа разрядов,1732472 12 едактор В.Данко ектор М.Кучерявая изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 Заказ 1590 ВНИИПИ Гос Составитель А.Клюе Техред М,Моргентал Тираж Подписноевенного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5