Патенты опубликованные 23.12.1992

Номер патента: 1783512

Опубликовано: 23.12.1992

Авторы: Бенкевич, Булойчик, Макареня, Татур

МПК: G06F 7/06

Метки: сортировки, чисел

...разряда 1-го регистра 2 соеди- мое элементом 10, синхроимпульс поступанен со входом младшего разряда(3+1)-го 10 ет" на синхровходы регистров 1, 2 (фиг. 2, регистра 2. Выходы разрядов)-го регист- эпюра 2). При этом осуществляется сдвиг ра 2 соединены с-м выходом устройства информации в регистрах 1, 2 на один разряд 15: . вправо, В младший разряд первого регистПринцип работыустройства заключает-ра 2 осуществляется запись информации с ся в следующем. В регистры 1 параллель выхода элемента ИЛИ 8, В кольцевом сдвиным кодомзапйсываются исходные Числа, говом регистре 1 значение старшего разряна синхровход 14 подается последователь- да переписывается в младший разряд.ность из а.п импульсов, С приходом первых Импульс с выхода элемента...

Номер патента: 1783513

Опубликовано: 23.12.1992

Автор: Горшков

МПК: G06F 7/49

Метки: матричный, модулю, умножитель, ферма, чисел

...входы элементов 85-8 п И подключены соответственно к четвертым ВХОдаМ ЭЛЕМЕНТОВ 72-7 пИЛИ-НЕ И СООтветственно к выходам инверторов 54 - 5 п, ВЫХОД ЭЛЕМЕНта 8 п+1 И ПОДКЛЮЧЕН К трЕтЬЕМу ВХОду ЭЛЕМЕНта 7 пИЛИ-НЕ И ПЕРВО- му входу элемента 9 ИЛИ, второй вход которого подключен к входу (и+ 1)-го разряда множимого, а выход является выходом (и+ 1)-го разряда результата.Выходы одноразрядных сумматоров бп,1, бп, и являются выходами )-разрядов результата, Второй вход одноразрядного СуММатсра бп, 1 ПОДКЛЮЧЕН К ВХОду ЛОГИ- ческого нуля устройства,Устройство функционирует следующим образом.Умножение выполняется, как и в обычном умножителе, "в столбик", но с учетом операций сдвига и сложения по модулю Ферма.Чтобы упростить реализацию устройства...

Номер патента: 1783514

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Торбунов

МПК: G06F 7/49

Метки: модулю, пять, сумматор

...ИЛИ-НЕ,.На чертеже представлена функциональная схема сумматора по модулю пять.Сумматор содержит четыре полусумматора 1, 2, 3, 4, пять элементов ИЛИ-НЕ 5, 6,7, 8, 9, элемент ЗАПРЕТА 10, элемент И 11,элемент ИЛИ 12, разряды 13. 14, 15 входапервого операнда, разряды 16, 17, 18 входавторого операнда и разрядные выходы 19,20, 21, соединенные между собой функционально,Сумматор по модулю пять работает следующим образом, На вход первого операнда поступают соответственно первый Х 1,второй Х 2 и третий Хз разряды первого операнда Х =. 4 Х 1+ 2 Х 2+ 1 Хз. На вход второгооперанда поступают соответственно первый У 1, второй Уг и третий Уз разряды второго операнда У = 4 У + 2 У 2 + 1 Уз. Навыходах 19, 20, 21 формируются. значениясоответственно...

Номер патента: 1783515

Опубликовано: 23.12.1992

Авторы: Мишко, Новиков

МПК: G06F 7/50

Метки: «нулей», двоичных, единиц, подсчета, числа

...результата имодулям двэ и три предназначены для опрделения числа единиц (нулей) втрехрэзрядных двоичных числах.Каждый блок 1 содержит преобразовтель двоичного кода в позиционный (неполный дешифратор 7), элемент ЗИЛИ 8элемент 2 ИЛИ-НЕ 9, элемент 4 ИЛИ-НЕ 1элемент 2 И 11, элемент 2-2 ИИЛИ 12.Неполный дешифратор 7 блока(см, фи2) предназначен для идентификации входных кодов и формирования их позиционныкодов, Элементы ЗИЛИ 8 и 2 ИЛИ-НЕпредназначены для формирования числдвоичных единиц (нулей) по модулю трЭлемент 10 предназначен для формировния числа двоичных единиц (нулей) по модлю два в соответсвии с таблицей состояниЭлементы 2 И 11 и 2-2 ИИЛИ 12 предназначены для мультиплексирования рзультатов по модулям двэ и три.В каждом блоке 1...

Номер патента: 1783516

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Подрубный, Терешко

МПК: G06F 7/50

Метки: коде, последовательном, сложения, четырех, чисел

...которого соединен с информационным входомпервого триггера, а третий вход соединен свыходом переноса второго однораЗрядногодвоичного сумматора, выход суммы которого соединен с выходом устройства,5 10 рядные регистры 13, 14, 15 и 16 для хранения и-разрядных операндов, участвующие в сложении и сдвигающий п+2)-разрядный регистр результата,Информационные входы устройства 7, 8 и 9 соединены с входами сумматора 1, Информационный вход 6 соединен с .первым входом сумматора 2, вход переноса которого соединен с выходом первого триггера 4, второй вход сумматора 2 соединен с выхо 20 дом суммы сумматора 1. Выход триггера 5 соединен с первым входом сумматора 3, второй вход которого соединен с выходом переноса первого сумматора 1, вход переноса...

Номер патента: 1783517

Опубликовано: 23.12.1992

Авторы: Мишин, Фатхи

МПК: G06F 11/00, G06F 7/50

Метки: контролируемый, сумматор

...соединен с вторыми входами второго,третьего и четвертого элементов ИЛИ, выход второго сумматора по модулю два соесинен с счетным входом счетчика импульсов, выход которого соединен с вхоНа чертеже представлена структурнаясхема контролируемого сумматора, Устройство включает два сумматора 1 и 2 по модулю два, три элемента И 3-5, четыреб30 35 40 элемента ИЛИ 6, 8 - 10, счетчик импульсов 7, триггер 15, вход 11 задания режима рабо,ты, информационные входы 12 и 13, вход 14 переноса, выход 17 суммы и выход 18 переноса. 5В контролируемом сумматоре информационный вход триггера 15 соединен с входом задания режима работы 11 контролируемого сумматора, 12 и 13 информационные входы и вход переноса 14 кото рого соединены через первые входы...

Номер патента: 1783518

Опубликовано: 23.12.1992

Автор: Ельцов

МПК: G06F 7/50

Метки: двоичный, полный, сумматор

...переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ...

Номер патента: 1783519

Опубликовано: 23.12.1992

Авторы: Кряжев, Подрубный

МПК: G06F 7/52

Метки: двоичных, разрядных, умножения, чисел

...коммутаторовпри работе устройства, представленнаяна фиг. 12, поясняет работу коммутатора.Устройство для умножения 8-разрядныхдвоичных чисел (фиг. 1) включает регистрмножимого 1, сдвиговый регистр множителя 2, распределитель 3 сигналов, блок перемножения 4 два блока суммированиячастичных произведений 5 и 6, коммутатор7 и 7-разрядный регистр 8 задержки, причемвход множителя 9 устройства соединен синформационным входом сдвигового регистра множителя 2, выходы 2,1-2,8 сдвигово-,го регистра множителя 2 соединенысоответственно со входами 4 Л,8 разрядов множителя блока перемножейия 4, входмножимого 10 устройства соединен с информационными О-входами триггеров 1.11,8 регистра множимого 1, входы Чразрешения записи которых соединены соответственно...

Номер патента: 1783520

Опубликовано: 23.12.1992

Авторы: Добрынин, Кашарин, Косой, Хромушин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...- Вь В соответствии с преобразования кода делителя поступает управляющим кодом кодделителя с инфор- на второй информационный вход первого мационных входов второго коммутатора 10 сумматора 4 в дополнительном коде, В перпоступает на его выходы в виде В 2, т,е, вом сумматоре 4 производится вычитание умноженным на множитель нормализации 5 нормализованного кода делителя из кода 2 (т,е. код делителя на выходе второго ком- делимого, Результат вычитания определяетмутатора 10 оказывается сдвинутым относи- ся по логическому сигналу с выхода (и+2)-го тельно своего положения на разряда первого сумматора 4, сигнал с кото- информационных входах второго коммута- рого инвертируется элеМентом НЕ 5 и посту- тора 10 на К разрядов в сторону старшего 10...

Номер патента: 1783521

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...Х значение делимого (текущего остатформирования обратной величины делите- ка), а через У-значениеделителя. Тогда для ля и малораэрядного узла умножения, рассматриваемого случая. (э=4), на выходеДля определенности в дальнейшем 271 узла 71 коррекции релимога формируетпредполагается, что на выходах 23 блока 4 50 ся значение Х+2 У 2. (к значению делимо- М разрядовчастного формируются с погрев- го прибавляется значение делителя, ностью сг,2. В этом.случае э=4, При сдвинутое на 1:-2 разрядов вправо), на выхоэтих допущениях на вход делимого блока 4 де 272 уэла 72 коррекцииделимого формирудолжныпоступатьМстаршихразрядовдели- естся значение Х+У 2 (прибавляется могосвыходов 20 регистра 1 делимого,ана 55 значениеделителя, сдвинутое на -1...

Номер патента: 1783522

Опубликовано: 23.12.1992

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...в блоке 4, и значением к старшихразрядов частного, полученным при делении полноразрядных чисел; не превышает(по абсолютному значению) величины, рав-ной двум единицам младшего разряда истинного значения частного (вес младшегоразряда к разрядного частного равен 2 (, 20Анализ левых частей неравенств позволяет заметить, что максимальные значения достйгаются: для первого неравенства - при (У 2= У 2 ы 1= О, а для второго - приХ 2 = Х 2 ь= О, Следовательно, систему неравенств можно переписать следующим образом.с Х 1+ Х 2 У 12 2 2, Х 1 Х 1+Х 2 2 т 1 2 У 1 +У 2. : Производят некоторые эквивалентные йреобразования:Х 1+Х 2 2 М- Х 1 2- + л ( Х 2 2-гУ 1 где (А) - дробная часть числа А: Х 12"2У 111-1"2 11 - 2 + 2 )- - Х 12" 2 1 ,. так какс Х 1(...

Номер патента: 1783523

Опубликовано: 23.12.1992

Авторы: Сафонова, Шостак

МПК: G06F 7/52

Метки: деления

...реализован также, как и в устройстве-прототипе, т,е. на. комбинационном сумматоре и регистре. Формирование к цифр частного в каждом такте работы устройства для деления производится путем умножения однорядного кода усеченного остатка, сформированно го на выходе 31 младших разрядов второгосумматора 9, на значение старших разрядов обратной величины усеченного делителя, хранимое в регистре 4 обратной величины и подаваемое с выходов.30 регистра 4 обрат ной величины. Чтобы устранить возможность получения в устройстве цифр частного с избытком, значение старших разрядов делителя, поступающее с выхода 27 входа 17 устройства, увеличивается нэ единицу млад шего разряда в сумматоре 6 принудительного округленйя делителя, Пусть делимое Х и...

Номер патента: 1783524

Опубликовано: 23.12.1992

Авторы: Боград, Израильсон

МПК: G06F 7/548

Метки: вектора, поворота

...Вход значения второй координаты 13 вектора устройства соединен с входом вычитаемого второго вычитателя 14 и входомвторого слагаемого второго сумматора 11, выход которого соединен с входомвторого сомножителя третьего умножителя 3, выход первого умножителя 1 соединен с входомуменьщаемого первого вычитателя 5, выхо ды третьего сумматора 12 и второго вцчитателя 14.соединены с входами вторыхсомножителей соответственно первого ивторого умножителей 1 и 2. 5Устройство для поворота вектора работает следующим образом. Сигналы, поступающие на входы 6, 13, 9 и 8 устройства:(см,фиг.2), также как и сигналы, поступающие на входы 1,4,7 и 8 устройства-прототипа (см.фиг.1), представлены в видемногоразрядных чисел.В устройстве-прототипе...

Номер патента: 1783525

Опубликовано: 23.12.1992

Автор: Омаров

МПК: G06F 9/46

Метки: информацией, обменом

...элементы И 44, И 46 и регистр 50. Загрузка кодов номера групп осуществляется в соответствии с приоритетами групп - по первому адресу заносится код номера группы с первым приоритетом(Р 1), по второму адресу - со вторым приоритетом (Р 2) и т.д. Ячейка модуля памяти 49 с нулевым адресом не используется и в эту ячейку записывается нулевой код, Загрузка модуля памяти 49 осуществляется следующим образом. На шине 9 устанавливается адрес ячейки, который поступает через шинный формирователь 41 на адресный вход модуля памяти 49. На шине 10 устанавлива 10 ется соответствующий код номера группы Далее в соответствии с требуемой временной диаграммой для организации режима записи в модуль памяти на шинах 12 и 13 формируются сигналы. Сигнал по шине 12...

Номер патента: 1783526

Опубликовано: 23.12.1992

Авторы: Башлыков, Борисов

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...- на первом выходе блока 7, что приводит к открытию первого ключа 3. В первом случае сигнал с вихода блока 7 сравнения разрешает счет счетчику 8 и на его информационный вход поступает очередной импульс ГТИ 1. Этот же импульс проходит через ключ 3 и к содер 10 жимому накапливающего сумматора 11 прибавляется постоянное целое число Я. Далееописанные выше процессы повторяются,Если сигнал логической единицы формируется на первом выходе блока 7 сравнения, который подается на управляющий вход ключа 3, то по импульсу ГТИ 1 целое ся до появления импульса на выходе переполнения счетчика 12, рассчитанного на и импульсов. По этому импульсу производится перезапись содержимого счетчика 8 в 25 регистр 9, которое и является возможнымзначением...

Номер патента: 1783527

Опубликовано: 23.12.1992

Авторы: Самусев, Шостак, Яковлев

МПК: G06F 11/10

Метки: двоичных, кодов, сдвигах, сигналов, формирования, четности

...- кодконт- мерами О, 1, 2, 3 формируются кодырольных бит, значение каждого 1-го бита ко- соответственно О, 1, О, О а на входе 31 узлаторого равно значению, сигнала четности 2 - код 0100, В узле 2 осуществляется цик-го байта сдвигаемого кода нэ входе 12 ус- лический сдвиг вправо нэ У=2 с формирова 1783527нием кода 0001, йа который йакладывэется входах 38, 39 узлов группы 33 формируются код маски 0011. В результате на выходе 32 коды соответственно 0000 111 и 1111100, устройства формируется код 0001, предска- Нэ выходе группы элементов И 41 форзанных сигналов четности для логически. мирователейгруппыЗЗсигналовчетностис сдвинутого вправо кода, равного 00000000 5 номерами О, 1, 2, 3 сформируются коды со 00000101 11000111. ответственно...

Номер патента: 1783528

Опубликовано: 23.12.1992

Авторы: Говоров, Мощицкий, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18

Метки: вычислительная, дублированная

...К 1 = 1 - сигнал на выходе третьего элемента ИЛИ 19, соответствующий размещению работы на первом канале (основному устройству); К 2=-1 сигнал на выходе первого элемента ИЛИ 17, соответствующий разрешению работы на втором канале (дублирующему устройству); ВТК 1, йтк 2 - сигналы на выходах триггеров тестового контроля 15 и 16, ВТК=О - ненорма по результатам тестового контроля; Ф 91, Ф 92 - физический дефектдстройств 1,2 соответственно, СБ - сбой; Ис - ненорма встроенного средства контроля; Исс - ненорма элемента сравнения; (.)Од" - однотипная ошибка (Ф 9, СБ) в одинаковых разрядах обоих каналов,Временные диаграммы на фиг,7, 8, 9 соответствуют переходам на режимы: фиг 7: 1 - 2.2 - 3 - 2.1, фиг.8: 1 - 3 - 1; фиг.9: 1 - 3...

Номер патента: 1783529

Опубликовано: 23.12.1992

Авторы: Лясковский, Сударик, Тинников

МПК: G06F 11/28

Метки: программ

...прототипом является расширение функциоре регистра -т11 Мого канала занесено зна нальных возможностей устройства за счетчение "1", если результаты выйолйения контроля правильности выполнения комп- .3-той программы являются исходными дан- лекса информации связанных программ приньми для выполнения "той йрогрэммы, в незначительных аппаратурныхзатратах.противном случае в данном триггере запи-сано значение "О", Регистр 12 устройства ЗО Ф о р м у л а и з о б р е т е н и яобнулен, Устрбйство для контроля, программ, соРэссмотрим работу устройства на при- держащее первый канал, содержаций пермере одного канала, т.к. другие каналыра- вую схему" сравнения, коммутатор, регистрботают аналогично, На вход устройства 1 айреса начала программы, регистр...

Номер патента: 1783530

Опубликовано: 23.12.1992

Авторы: Канюка, Коротченко, Овчинников, Скрипко

МПК: G06F 13/00, G06F 5/00

Метки: кодирования

...29, Предполагается, что заданный алгоритм требует последовательного введения выбранных адресов. Кроме того, эадат, чик 28 формирует сигнал продвижения на выход 38. Код с входа 31 формирователя 27 передается на выход 16, как уставка для первой и второй в группе подпрограммы.Сигнал с выхода 38 задатчикэ 28 поступает в узел 29, на выходах 11 готовности и 18 - 1 адреса первой в группе выбранных подпрограмм формируются сигналы, поступающие на выход блока.Начинается передача данных, и после передачи группы сообщений на вход 17 задатчика 28 поступает сигнал, который передается на вход продвижения 38 узла 29 ввода подпрограмм, в котором; снимаются сигналы с выходов 11 и 18 - 1; формируется сигнал на выходе 34 - 1, поступающий в накопитель...

Номер патента: 1783531

Опубликовано: 23.12.1992

Автор: Богатырев

МПК: G06F 13/00

Метки: вычислительных, машин, сопряжения, цифровых

...магистрали 45, вход-выход соединен с общей магистралью 45 устройства, Выход 35 первого триггера 9 подключен кпервомувходу второготриггера 10, подключенного вторым входом квыходу схемы сравнения 15, подключенной первым входом к кодово-" му входу ЗЗ, а вторым входом к выходу вто рого регистра 7 и к входу магистрального5 результате в триггер 13 записывается "1"., в триггер 12 - "0", а в триггере 48 арбитра 8 10 25 регистре 6 осуществляется по сигналам с 30 35 битра 8. После завершения приема первогоадресного слова в регистры 7 всех каналов по заднему фронту строба на выходе 38 ко 40 45 50 55 ного вторым входом к второму входу четвертого триггера 12 и второму входу приемаданных 27, а выходом - к первому входупятого триггера 13,...

Номер патента: 1783532

Опубликовано: 23.12.1992

Автор: Потапенко

МПК: G06F 13/00

Метки: вспомогательных, вычислительных, групп, основной, сопряжения, состоящих, эвм

...группы блока согласования, 5 с выходом адреса блока согласования, с 1-м выходом адреса группы блока согласования, первый, второй информационные входы и первый, второй информационные выходы 1-го коммутатора шин управления 10 группы соединены соответственно с вторым информационным входом блока согласования, с 1-м информационным входом второй группы блока согласования, с выходом управления блока согласования и с 1-м выхо дом управления группы блока согласования, причем блок приостаноаа содержит регистр подтверждения приостанова, даа блока элементов И, даа регистра запросов, регистр масок, два элемента И и 20 элемент НЕ, 1-вход группы входом маскирования блока приостаноаа, (1=1, М,где М - количество вспомогательных ЗВМ) является 1-м...

Номер патента: 1783533

Опубликовано: 23.12.1992

Автор: Фойда

МПК: G06F 13/00

Метки: дискретной, информации, передачи

...импульсов 15, счетчик импульсов16, триггер 17, элемент И - НЕ 18, два элемента НЕ 19, 20. Первый вход 21 первогорегистра 5 подсоединенк шине логическойединицы, а вход 22 последовательной информации этого регистра подсоединен кшине логического нуля, Выход дешифратора 1 соединен с входом записи первого регистра 5 и с входом триггера 17, Входтактовых импульсов 13 соединен с входомсинхронизации первого регистра 5 и вторыми входами первого и второго элементов И8, 9, и через первый элемент НЕ 19 с входомэлемента К - НЕ, выход первого элемента И8 соединен через первый канал связи 11 синформационным входом второго регистраб и входом второго элемента задержки 4,выход которого соединен через формирова"тель 15 с входом третьего элемента И...

Номер патента: 1783534

Опубликовано: 23.12.1992

Авторы: Вологдина, Плотников

МПК: G06F 13/00

Метки: бытовым, вычислительной, магнитофоном, сопряжения, электронной

...3, формирователь сигнала синусоидальной формь 1 4, блок устранения выбросов 5, имеющий первый вход 6, выход ввода-вывода 3 имеет информационные входы-выходы 9, обьединенные с информационными входами-выходами 10 таймера 2 и соединенные с входом-выходом 11 устрой 30 ствадля подключения к шине данных ЭВМ Вход синхронизации 12 блока последовательного ввода-вывода 3 и его управляющие входы 13 (входы управления чтением, входы управления записью и входы признаков) со 35 единенц соответственно с входом синхронизации 14 таймера 2 и с шиной синхронизации 15 ЭВМ, с управляющими входами 16 таймера 2 и с входами 17 устройства для подключения к шинам чтения, записи и адреса ЭВМ. Вход 18 формирователя 40 сигнала прямоугольной формы 1 и выход 19...

Номер патента: 1783535

Опубликовано: 23.12.1992

Авторы: Артемов, Киселев

МПК: G06F 13/12, G06F 3/09

Метки: вывода, информации

...управляющим сигналом с другим входом счетчика байтов, третий "Вывод", который поступает на вход "Заэлемент ИЛИ, связанный входами с выхода- пись - считывание" блока 7 буферной памямиэлементовзадержки,авыходом-ссоот- ти, инкрементирующий вход счетчика 6 ветствующим входом блока буферной адреса и триггера 2 состояний, обеспечивая памяти, 50 его переключение в состояние, соответствуНедостатком известного устройства яв- ющее режиму загрузки информации. В исляется низкая надежность работы,обуслов- ходном состоянии счетчик 6 адреса ленная значительными аппаратурными находится в нулевом состоянии, Приращезатратами на его реализацию. ние содержимого счетчика 6 адреса осущеЦель изобретения - повышение надеж ствляется за счет сигналов "Вывод"....

Номер патента: 1783536

Опубликовано: 23.12.1992

Автор: Куконин

МПК: G06F 13/36

Метки: абонентов, магистрали, общей, подключения

...происходит сравнение данных на выходе мультиплексоров 6 и линии 14 с использованием схемы сравнения 7, котторая срабатывает по поло 50 жительному сигналу с выхода счетчика 1, а по срезу его переключаются в следующее состояние счетчики 2 и 16, а значение с линии 14 переписывается в регистры 18 всех устройств системы, В тех устройствах,55 в которых на выходах мультиплексоров 6 находится сигнал логического нуля, а на линии 14 при этом сигнал логической единицы по срезу импульса на выходе схемы сравнения 7 сбрасываются в ноль триггеры 4, тем самым устройства переводятся в пассивное Устройство (см.чертеж) позволяет организовать систему с конфигурацией "общая магистраль". Работа устройств системы начинается с их начальной установки, которая...

Номер патента: 1783537

Опубликовано: 23.12.1992

Авторы: Иванов, Куконин, Щеглов

МПК: G06F 13/374

Метки: информации, источников, магистрали, общей, подключения

...и третьим входом второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом одновибратора, а выход - с общей магистралью, входом сброса третьего счетчика и синхровходом четвертого триггера, вход сброса которого подключен к выходу переполнения третьего счетчика и входу первого элемента ИЛИ, второй вход которого соединен с выходом схемы сравнения, а третий вход- с выходом переполнения второго счетчика. Вход одновибратора соединен с выходом второго триггера и входом сброса второго счетчика, выход первого элемента ИЛИ соединен с синхровходом второго триггера, информационный вход мультиплексора соединен с выходом четвертого счетчика, информационный вход которого подключен к...

Номер патента: 1783538

Опубликовано: 23.12.1992

Авторы: Бек, Дмитров, Тимонькин, Ткаченко, Харченко, Цветинский, Чернышов

МПК: G06F 15/16

Метки: многопроцессорная

...быть нулевая информация.В блоке 1 регистров дешифратор 123 выдает управляющие сигналы записи очередной задачи в тот или иной канал, Задачи с наибольшей степенью важности записываются в канале 124.1, а с наименьшей - в канале 124,3.Код важности задачи - это двухразрядный код, причем задаче с наибольшим кодом важности соответствует код "ОО", задаче, которая должна решаться в двух процессорах соответствует код "01", а задача, которая должна решаться в одном процессоре, несет код "10". В соответствии с этими кодами и управляющие сигналы на выходах дешифратора 123 появляются для канала 124.1-124,2-124.3;В регистрах 118.1-118,1 всех каналов 10 15 20 25 предусмотрен разряд лишь для второго разряда кода важности, т.е. в этом разряде...

Номер патента: 1783539

Опубликовано: 23.12.1992

Авторы: Львов, Тягунов, Шапошников

МПК: G06F 15/20

Метки: массового, моделирования, обслуживания, систем

...на вход элемента 20 задержки и вход триггера 21, переводя его в нулевое состояние. 5 Через время задержки эта заявка через элементы И 17 и ИЛИ 19 поступает.на другой вход триггера 21, переводя его в единичное состояние, что имитирует момент окончания обслуживания заявки в данном какале, В случае когда на реверсивном счетчике б, в результате поступления заявок с генератора 30, значение кода достигнет значения К, где К - текущее значение кода на счетчике 51, на выходе схемы сравнения 44 формируется низкий уровень сигнала, который закрывает элемент И 7 и через элемент НЕ 48 открывает элемент И 32. Эта ситуация говорит о том, что производительность моделируемой системы недостаточна для обработки всего входного потока заявок на цикле...

Номер патента: 1783540

Опубликовано: 23.12.1992

Автор: Лукоянов

МПК: G06F 15/20

Метки: вычисления, сочетаний, числа

...и кода комбинационного параметра К поступающегоиз регистра 19, В случае равенства кодовформируется сигнал, который, поступая назапрещающий вход ключа 11, прекращаетпрохождение импульсов от тактового генератора 12.Пусть сравниваемые числа не равны,Тогда код параметра из регистра 1 поступает на вход блока 5 вычитания, на другой входкоторого подается код состояния счетчикапредыдущей итерации, хранящийся в регистре 10. На выходе блока 5 вычитания формируется разность и-(1-1) (на первойитерации -(п-О.Код разности и-(1-1) с выхода блока 5вычитания поступает на вход умножителя8, на другой вход которого с выхода регистра 16 подается двоичный код произведе 1-3ния С = П и-1/3) (на первой=итерации. - 1). Умножитель 8 вычисляет произведение...

Номер патента: 1783541

Опубликовано: 23.12.1992

Авторы: Башлыков, Борисов, Волков

МПК: G06F 15/20

Метки: деятельности, моделирования, оператора, человека

...21 вре- .мени моделирования, первый триггер 22.Устройство работает следующим образом,Оператору в случайные моменты времени поступают задачи определенного типа,продолжительность решения которых случайна и распределена по экспоненциальному закону. Оператор, выполняя задачу,можетсовершать ошибки, вследствие чегозадачи могут быть выполнены неправильно,С течением времени усталость ойераторанакапливается, что влечет за собой изменение вероятности ошибки. В модели работыоператора принято, что вероятность ошибки с течением времени увеличивается полинейному закону. Устройство позволяетвычислить вероятность ошибочного выполнения задач с учетом описанных факторов втечение некоторого промежутка времени. 15 20 25 30 35 40 45 вильного решения...