Патенты опубликованные 07.10.1991

Номер патента: 1682996

Опубликовано: 07.10.1991

Автор: Русаков

МПК: G06F 3/02

Метки: ввода, информации

...формируется код выбранной команды. Далее процедура записи кода этой команды во внешнее устройство повторяется в соответствии с вышеописанной. При записи программы управления микропроцессорным устройством (или контроллером) возникает необходимость ввода не только команд (кодов операций), но и адреса команды, произвольного байта данных или константы, которые можно заранее заложить в память преобразователей, но это потребует, во-первых, увеличения объема памяти, а во-вторых, снизит скорость ввода данных во внешнее устройство, В этом случае ввод таких данных оперативно производится следующим образом,На клавиатуре 20 вначале нажимается клавиша сброса триггера 15 в нулевое состояние, а затем нажимаются поочередно клавиши, каждая из...

Номер патента: 1682997

Опубликовано: 07.10.1991

Автор: Галкин

МПК: G06F 3/153

Метки: информации, лучевой, отображения, трубки, экране, электронно

...его - битовая установка или очистка, запись полученногобайта данных по прежнему адресу. При этом адрес байта определяется как конкатенация содержимого регистра 3 и старших разрядов счетчика 2, Младшая часть координаты Х определяет номер бита в байте.После выполнения операции производится установка в исходное состояние управляющего регистра 18.Для выполнения операции очистки бита микропроцессором выполняются действия, аналогичные для операции установки бита, за исключением того, что в управляющий регистр 18 заносится код операции битовой очистки, далее выполняются те же действия, что и при битовой установке, Отличив заключается в том, что преобразователь 7 кодов производит очистку бита в байте (установку в ноль) определяемого...

Номер патента: 1682998

Опубликовано: 07.10.1991

Авторы: Беляев, Сорока

МПК: G06F 3/153

Метки: информации, лучевой, отображения, трубки, экране, электронно

...15 поступает на вход записи второго регистра 8 и на информационный вход второго счетчика 16 по модулю К, Во второй регистр 8 записывается служебный код знаков Ьл.зн, При поступлении во второй счетчик 16 К импульсов на его инверс,ном выходе появляется логический "О",который закрывает второй ключ 15, а на его прямом выходе - логическая "1", под действием которой четвертый ключ 18 открывается и последовательность тактовых импульсов через открьтые третий ",7 и четвертый 18 ключи поступает на вход записи блока 9 выбора функций Уолша. С выхода четвертого ключа 18 последовательность тактовых импульсов поступает на тактовый вход пятого ключа 20, этот ключ открывается, пропуская тактовые импульсы на тактовый вход генератора 3 функций Уолша,...

Номер патента: 1682999

Опубликовано: 07.10.1991

Авторы: Перелука, Руденко, Скиданов, Сотников

МПК: G06F 3/153

Метки: видеосигнала, формирования

...из ЭВМ, При считывании адрес вычисляется формирователем 10, Формирователь 10 адреса работает аналогично формирователям 1, 2. Информация считанная из блока б оперативной памяти преобразуется преобразователем 8 в аналоговый сигнал, который служит в качестве опорного напряжения для цифроаналогового преобразователя 7, на информационный вход которого поступают коды отображаемой информации из блока 5 оперативной информации.Таким образом, изобретение позволяет выборочно менять яркость отображаемой информации, для которой формируется видеосигнал. Это позволяет яркостью видеосигнала дополнительно выводить, например, информацию о расстоянии от точки наблюдения до отображаемого объекта (фрагментов объекта).. Формула изобретенияУстройство для...

Номер патента: 1683000

Опубликовано: 07.10.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...второй информационные входы устройства соединены соответственно с входами первого и второго слагаемых первого полусумматора, выход суммы которого 5 10 15 20 25 30 35 40 соединен с первым входом пятого элемента И, второй вход которого соединен с выходом переноса второго полусумматора, входы первого и второго слагаемых которого соединены соответственно с третьим и четвертым информационными входами устройства, выход суммы второго полусумматора соединен с первым входом шестого элемента И, второй вход которого соединен с выходом переноса первого полусумматора, о тл и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит третий и четвертый полусумматоры и три элемента "Сложение по модулю два", вьход первого из которых соединен с выходом...

Номер патента: 1683001

Опубликовано: 07.10.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...симметрическая булевая функция Г=Г(х 1, х 2 хз, х 4),определяемая вектором настройки 1(01, О 2,Оз О 4 О)Значения сигналов настройки О 1 Оь изначения соответствующих им симметрических булевых функций, реализуемых устройством, приведены в таблице,элемента И, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с первым настроечным входом устройства, второй настроечный вход которого соединен с первым входом пятого элемента И, третий настроечный вход устройства соединен с первым входом шестого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ - НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит шесть элементов И-НЕ и третий элемент ИЛИ - НЕ,...

Номер патента: 1683002

Опубликовано: 07.10.1991

Автор: Семеренко

МПК: G06F 7/00

Метки: булевых, вычисления, функций

...сигнала.В блок 1 памяти 0-покрытие (В-покрытие) записывается в два этапа, На первомэтапе при наличии единичного сигнала напервом входе 12 разрешения записи в первое операционное запоминающее устройство 21 записываются с информационныхвходов группы 4 через узел 3 коммутациикомпоненты бо (гв): о=1.,яо:)в 1 щв) О-покрытия (В-покрытия), " е,первая половина О-покрытия (В-покрытия).На втором этапе записи, при наличии сигнала разрешения записи на втором входе 13разрешения записи, во второе операционное запоминающее устройство зап ыва ются компоненты бо (гв), о=1,".,гпо, )в=1вв) О-покрытия (В-покрытия) т. е. вторая половина О-покрытия(В-покрытия),В блоке 1 памяти используется принцип магазинной адресации адреса, по которым и...

Номер патента: 1683003

Опубликовано: 07.10.1991

Авторы: Бессонов, Евтихиев, Папуловский, Сведе-Швец, Соболев

МПК: G06F 7/00

Метки: вектора, классификатор, логического

...А =Й=йчФ 1 то реализуется деление количества единичных бит и( й ) входного вектора а на числоЕсли числа А различны, то реализуется режим классификации входного вектора а в зависимбсти от количества единичных бит п( а ) по классам Ь, Р,й -1а е БЬ, если и ( а ) б (О, Л, 1;а е й, если п ( а ) 6 И 1, А + 221; а е й, если и( а ) б (Ас + Л 2 Я 1 +Л 2 +Лэ( 1.-2 1.-1а 6 и, если и( а)е, д;,. Я1=1 1=1где 2 о, Й,. - Я 1,- 1 - длины интервалов значений количества единичных бит соответствующих классов;1. - количество классов,Первый и второй режимы работы являются частными случаями третьего режима.Рассмотрим третий режим работы классификатора,Каждый процессорный модуль выполняет функции согласно таблице.Как следует из таблицы, в каждом столбце...

Номер патента: 1683004

Опубликовано: 07.10.1991

Авторы: Карелин, Кодачигов, Мелихов

МПК: G06F 7/02

Метки: анализа, данных, нечетких

...сигналы.Сортировка чисел по возрастанию или убыванию выполняется как п последовательных операций поиска максимального или минимального числа. При этом каждое вновь найденное число на следующих тактах маскируется единичным состоянием соответствующего разряда регистра 23 блока 1 маскирования.При выполнении операции объединения и пересечения нечетких множеств в регистре 23 блока маскирования устанавливается нулевое состояние, что определяет единичные сигналы на выходах 27,40 55 5 10 15 20 25 30 35 диненных элементов ИЛИ 20 всех уэлс: 13 щанализа, Поэтому на выходах элементов И - НЕ 22 во всех узлах, начиная с второго 132-13 т, будет нулевой сигнал, который запирает элементы И 21 в этих узлах, обуславливая тем самым нулевой сигнал на...

Номер патента: 1683005

Опубликовано: 07.10.1991

Авторы: Григорович, Полянин, Смирнов

МПК: G06F 7/06

Метки: выделения, медианы, последовательности, пяти, чисел

...на выход устройства 20, При поступлении пятого тактового импульса в устройстве пропадет. информация, связанная с первым числом, на информационном входе устройства находится шестое число, на выходах схем 5 - 8 сравнения и регистров 9 - 11 формируется информация о попарных сравнениях чисел с второго по шестое, а на выход устройства поступает медиана набора из этих чисел и т. д.Алгоритм работы блока 12 постоянной памяти заключается в анализе ста двадцати различных ситуаций, возникающих при сравнении пяти произвольных чисел. Число перестановок и чисел равно и 1, Следовательно, имеют 51=120 различных векторов, поступающих на адресные входы блока 12 постоянной памяти, Для каждого из этих вполне определено место медианы входного набора...

Номер патента: 1683006

Опубликовано: 07.10.1991

Авторы: Андреев, Лужецкий, Малиночка, Черняк

МПК: G06F 7/49

Метки: два, деления, золотой, кода, последовательных, пропорции

...Нулевой сигнал с прямого выхода триггера 13 поступает на первый вход элемента И 9 и поддерживает его в нулевом состоянии, Нулевой сигнал с выходов элементов И 9, 10 поступает на соответствующие входы элемента ИЛИ - НЕ 11, вследствие чего на выходе этого элемента формируется сигнал логической "1", который по приходе синхроимпульса записывается в триггер 13, Вследствие наличия на обоих входах элемента ИЛИ 12 сигналов логического "0" на выходе устройства поддерживается уровень логического "0".С приходом следующего разряда (нулевого) на выходе элемента И 5 удерживается сигнал логического "0", а на выходе элемента И 6 формируется сигнал логической "1", вследствие действия которого на выходе элемента ИЛИ 7 формируется сигнал логической...

Номер патента: 1683007

Опубликовано: 07.10.1991

Автор: Чижухин

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовой

...технике и может использоваться дляпостроения многооперандных быстродействующих арифметических устройств.Цель изобретения - упрощение и повышение быстродействия сумматора.На чертеже представлена функциональная схема сумматора,Сумматор содержит элемент 1, сложе" ния"по модулю два, элемент И 2, четыре 10трехаходовцх элемента ИЛИ - НЕ 3 1-3,4,двухвходовой элемент ИЛ И - НЕ 4, элементИЛИ В, входы 6 1-6.4 для подачи сигналовХ 1, Х 2, ХЗ, Х 4) и выходы 7,1 - 7.3 (для получения сигналов суммы С, первого разряда переноса П 1, второго разряда переноса П 2).Элемент ИЛИ 5 может быть выполнен монтажно. Сумматор работает в соответствии со 20следующими логическими выражениями:С-Х ЯХ 29 ХЗЭХ 4П 2=Х 1 Л Х 2 а ХЗ л Х 4 модулю два, элемент И и...

Номер патента: 1683008

Опубликовано: 07.10.1991

Автор: Дровянников

МПК: G06F 7/50

Метки: последовательных, суммирования, чисел

...разрядами вперед. После импульсов останавливается, а после окончания сигнала синхрониэацил подачи последовательных чисел на входе 13 устанавливается в исходное положение, Частота генератора 1 выбирается, исходя из быстродействия применяемых элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 13 формируется с таким расчетом, чтобы за время его действия успевали выработаться все и+1 сигналов распределителя 1 импульПри поступлении нового сигнала синхронизации н" вход 13 и следующих разрядов последовательных чисел на входе 12 цикл повторяется. Пссле окончания гп циклов в случае, если установлен режим приема чис старшими разрядами вперед, результат, ложения и последовательных а-разрядных чисел можно...

Номер патента: 1683009

Опубликовано: 07.10.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...9 выходов устройства в виде совокупности разрядов функций генерации и транзита переноса при многократном ис 168300940 45 50 55 пользовании устройства в процессе выполнения операции деления (это тот случай,когда количество одновременно формируемых разрядов частного в меньше .полнойразрядности требуемого частного).Одной из возможных реализаций узлов11 - 1 П 1 является их построение в виде совокупности знаковых 17 и вычислительных 18ячеек (фиг, 2, 3 и 4), между которыми отсутствуют переносы.Узлы 212 п для каждого разряда определяют значения функций генерации итранзита переноса по значению разряднойсуммы и значению поступившего в данныйразряд переноса. Они могут быть реализованы в виде совокупности ячеек 19(фиг. 2 и 5),Узел 3 по значениям...

Номер патента: 1683010

Опубликовано: 07.10.1991

Автор: Борисов

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...сигнал с уровнемлогического "0". Этой информации достаточно для программирования ПЗУ,В соответствии с кодом на выходе узла11 коммутатор 12 пропускает сигнал на выход блока 5 с одного из своих выходов, Вчастности, при коде 100 сигнал поступает напервый выход, при 010 - на второй, при001 - на третий, в остальных случаях сигналне пропускается и на всех выходах коммутатора наблюдается сигнал с уровнем логического "0".Узлы 13 -1-13-1 в частном случае могутбыть выполнены в виде ПЗУ и программируются на проведение вычислений соответствующего фрагмента функциипринадлежности. Так, например, узел 13 - 1программируется на вычисление значенийпо первому фрагменту принадлежности,узел 13-2 - по второму, а узел 13-3 - потретьему, Поскольку...

Номер патента: 1683011

Опубликовано: 07.10.1991

Авторы: Долгов, Ирхин, Краснобаев, Крышев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...для двух соседних двоичных разрядов в течение одного цикла имеет место один раз, поэтому для организации преобразователя 20 нужны двухвходовые элементы И, Преобразователь 21 осуществляет преобразование двоичного кода операнда А в соответствующее состояние регистра 2 по таблице.При проведении операции модульного сложения операнд Р поступает в двоичном коде на вход преобразователя 21, с выхода которого производится запись в регистр 2 кода, соответствующего операнду А. Операнд В поступает через первый блок 7 элементов И (сигнал на входе 13 задания сложения присутствует), блок 9 элементов ИЛИ в регистр 10. С началом работы с входа 15 через открытый элемент 18 запрета поступают импульсы на вход счетчика 12, а также через открытый элемент 18...

Номер патента: 1683012

Опубликовано: 07.10.1991

Авторы: Журавлев, Ирхин, Каревский, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...к входу сдвиГа ВправО и Входу сдвиГа Влево содер жимОГО реГистра 5. ВХОД 21 запуска устройства подключен к входу генератора 16 импульсов,Работу устройства удобно рассматривать в двух режимах: режимс определения результата операции модульного сложения и режиме определения операции модульного вычитания,Кольцевой регистр 5 сдвига содержит Гп двоичных разрядов (0-(щ), где Т 1 - значение модуля, Исходное состояние регистра нули во всех разрядах,. Сигнал на выходе элемента ИЛИ - НЕ 14 появляется в том случае, когда на всех выходах счетчика 13 будут нули, При проведении о зрации модульного сложения (А+В) - операнды) Операнд А поступает на вход первого входного регистра 2, Одиночный импульс поступающий с входа6 на второй вход блока 4...

Номер патента: 1683013

Опубликовано: 07.10.1991

Авторы: Ахременко, Коляда, Селянинов

МПК: G06F 7/72

Метки: деления, чисел

...18 частного обнуляется, первый элемент И 14 иэлемент ИЛИ 19 в соответствии с булевымир л.я гттлчстит)Г 2=Г Г 1, 15где Я - выходная величина формирователя20 интегральных характеристик модулярного кода, а д - содержимое го разрядарегистра 9 сдвига ф=О, 1, Т+2), генерируютсигналы Г 1=0 и Г 2=1, блокируя поступлениенулевой информации с выходов элемента 16задержки, вспомогательного регистра 17 иблока 12 умножения, в регистр 6 делимогоподается модулярный код( а 1, а 2, й) делимого А, а в регистр 7 делителя и вспомогательный регистр 17 производится записьмодуля рного кода (Р 1,Д) делителя В (Ю =Ап, % =16 р 1, 1=1, 21(; А а О, В 0),На первом такте операции блок 11 вычитания получает модулярный код разностиВ 1)=А 1-ВО=А-В, который передается в...

Номер патента: 1683014

Опубликовано: 07.10.1991

Авторы: Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: возведения, модулю, степень, три, чисел

...О2 К (тос 3) = 02 К (гпоб 3) = О, а 12 (тос 3 3) = =- 1 (гпос 3 3) = 1 (К = 1, 2,.), 2 (сяоси 3) =- 1, а 2 (тос 3 3) =2.Устройство работает следующим образом.По входу 1 операнд А в двоичном коде поступает на регистр 2, Степень, в которую нужно возвести число А, представленная в двоичном коде, зависит от младшего разряда. Если он равен "0", то степень четная и в этом случае сигнал присутствует на втором входе элемента ИЛИ 4, иначе - на втором входе элемента ИЗ, При А = "00" сигнал на первых входах элементов ИЗ и ИЛИ 4 отсутствует, поэтому сигнал на входе старшего разряда регистра 5 отсутствует, Если степень четная, то сигнал будет на втором входе элемента ИЛИ 4, но в этом случае сигнал с выхода элемента ИЛИ - НЕ 7 поступает на...

Номер патента: 1683015

Опубликовано: 07.10.1991

Авторы: Абрамов, Абрамович, Ананьев, Москвин, Пасынков

МПК: G06F 11/22

Метки: диагностики, модулей, тестового, цифровых

...по двум информационным входам ОО, 01 соответствующего элемента 191 - 19 п памяти, а информация о параметрах контроля устанавливается по третьему входу О 2 соответствующего элемента 191 - 19 л памяти ,фиг, 2). После установки информации на входе 14 на Входе 16 устанавливзется код, соответствующий сигналу записи в соответствующий элемент 1 О; - 19 л памяти выбранного канала, Подается импульс сспровождения и на выходе дешифратора 9 формируется импульс, который записывает информацию, установленную на входе 14, в выбранный элемент, например элемент 191 памяти группы по нулевому адресу, Затем аналогичным Образом записывается инфор 1683015мация по остальным адресам элемента 191 памяти данного канала блока 10 формиро-. вания входных...

Номер патента: 1683016

Опубликовано: 07.10.1991

Авторы: Лопато, Шостак

МПК: G06F 11/10, G06F 7/52

Метки: умножения

...поступает значение четности множимого Рх, а по линии связи 11.2 - значение четности утроенного множимого Р. Если в устройстве блок 1 кратных контролируется по четности, то в качестве Р может быть использовано значение фактической или предсказываемой четности утроенного множимого, Если такой контроль не предусмотрен, то значение Рзх может быть получено, например, путем суммирования по модулю два значений переносов, формируемых в сумматоре блока 1. Совокупность элементов 33; - 36 предназначена для предсказания четности 1-го частичного произведения, формируемого в блоке 3 (11гп), Суммируя по модулю два в узле 37 значения четностей всех частичных произведений, на его выходе формируется значение предсказываемой четности массива частичных...

Номер патента: 1683017

Опубликовано: 07.10.1991

Авторы: Козлов, Панюшкин

МПК: G06F 11/10

Метки: два, кода, контрольного, модулю, формирования

...15 обеспечивается приведение в исходное состояние регистра 1, регистра 2 сдвига и первого 3 и второго 10 триггеров.По окончании работы устройства на выходе 18 устройства формируется контрольный код.Устройство работает следующим обраПо сигналу начальной установки на входе 15 устройства происходи обнуление регистра 1, регистра 2 сдвига и триггеров 3 и 10, По сигналу на входе 22 записи контролируемого кода устройства в регистр 1 через информационный вход 14 устройства записывается контролируемый код, Блок 8 приоритета определяет самую левую единицу в контролируемом коде, а блок 9 приоритета - самую правую единицу, Работа блоков 8 и 9 приоритета происходит одинаково,Рассмотрим выделение самой левой единицы, Если единица находится в самом...

Номер патента: 1683018

Опубликовано: 07.10.1991

Авторы: Валов, Фукс

МПК: G06F 11/26

Метки: информацией, обмена

...инвертируется,то указывается Д",Также при контроле устройства управ- .35ления по информационному параметру осуществляется проверка принадлежности кода предыдущего состояния, характеризующегося кодом управляющих сигналов, к группе состояния, которые могут предшествовать данному, вновь выработанному коду управляющих сигналов,Устройство работает следующим образом,В исходном состоянии кратковременным сигналом сброса с входа 17 устройства триггер 1 управления, триггер 2 блокировки и триггер 23 задержки устанавливаются в единичное состояние, счетчик 3 и регистры 12 - 14 и 27 - в нулевое.Элемент И 4 закрыт сигналом с инверсного выхода триггера 2 блокировки для прохождения через него синхроимпульсов с входа 15 устройства на счетный вход...

Номер патента: 1683019

Опубликовано: 07.10.1991

Авторы: Бестань, Большуткин

МПК: G06F 11/28

Метки: отладки, программ

...блока 2 оперативной памяти, интерпретируется как полный адрес "точки замещения" зоны информации из блока 22 постоянной памяти, в этом случае блок 3 сравнения разрешает тактирование блока 4 сравнения. При совпадении полного адреса, подаваемого на вход 31 устройства, с числом с втооого выхода блока 2 оперативной памяти блок 4 сравнения формирует на выходе сигнал. который через элемент И 13 устанавливает в "1" 0-триггер 19, поэтому запрещается считывание информации с блока 22 постоянной памяти, прохождение сигнала с выхода блока 4 сравнения через элемент И 13, разрешается работа счетчика 25. При поступлении на вход 33 тактовых импульсов первого после срабатывания блока 4 сравнения тактового импульса разрешается прохождение кода команды...

Номер патента: 1683020

Опубликовано: 07.10.1991

Авторы: Коробков, Шитиков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...режиме с последовательной выборкой по срезусигнала на выходе 12 счета дешифратора 4 адреса и команд управления происходит изменение содержимого счетчика 3 адреса на единицу. После этого устройство готово к следующему циклу обращения процессора.Запись информации в регистр 2 режима, счетчик 3 адреса осуществляется в цикле "вывод" процессора по адресам регистра состояний и регистра адреса соответственно, В адресной части цикла "вывод" работа устройства осуществляется аналогично ад 5 10 15 20 25 30 35 40 45 50 55 ресной части цикла "ввод" при обращении к регистру данных устройства, Далее процессор устанавливаетданные на информационных входах 10 устройства, которые поступают на информационные входы регистра 2 режима и счетчика 3 адреса, э...

Номер патента: 1683021

Опубликовано: 07.10.1991

Авторы: Алферьев, Красильников, Молчанов

МПК: G06F 13/00

Метки: внешним, сопряжения, устройством, эвм

...устройства в циклах "Ввод" и "Вывод". При этом на выходе блока 4 формируется сигнал АВ В, предназначенный для перевода индикатора 12 внешнего устройства в режим высокоскоростного приема информации. Причем в цикле "Вывод" блок 4 по сигналу "Вывод" формирует сигнал "Строб", сопровождающий данные, Сигналы СИА и "Сброс", поступающие на блок 4, меняют свой уровень на его выходе на противоположный, Для завершения цикла обмена в циклах "Ввод" и "Вывод" блок10 55Формула изобретенияУстройство для сопряжения ЭВМ свнешним устройством, содержащее первыйблок усиления, группа входов-выходов ипервая группа информационных входов ко 15 20 25 30 35 40 45 50 4 формирует сигнал "К СИА Н", который через канал поступает в ЭВМ. Селектор 3адреса формирует...

Номер патента: 1683022

Опубликовано: 07.10.1991

Автор: Потапенко

МПК: G06F 13/10

Метки: внешних, группами, разноскоростными, сопряжения, устройств, эвм

...55 формируется единичный сигнал, который осуществляет сдвиг единичного сигнала в кольцевом регистре 70, увеличивает содержимое счетчика 87, и на выходе элемента ИЛИ 89 и на линиях 22 и 15 появляются единичные сигналы, разрешающие обмен между ВУ и ЗУ фиг. 7, С 1, С 15 при С= 12),Вывод информации из ЗУ 107 осуществляется Р-разрядными словами, причем Р = =й К, где Й - разрядность вводимого в ЗУ слова; К - количество ЗУ 107,ВУ, получив по линии 15 единичный сигнал разрешения работы, формирует на линии 16 сигналы, стробирующие вводимые данные с минимальной длительностью, равной циклу чтения из ЗУ 107. Во время действия единичного сигнала на одном из входов элемента И 63 на выходе элемента И 63 также появляется единичный сигнал, так как на...

Номер патента: 1683023

Опубликовано: 07.10.1991

Авторы: Завгородний, Зайцев, Федосеев

МПК: G06F 13/36

Метки: доступом, магистрали, многоканальное, общей

..."Запрос" с входа 26 устройства на передачу информации, то его прохождение блокируется элементом ИИЛИ 9 до поступления сигнала с входа 25 устройства, По этому сигналу устанавливается в единичное состояние трип ер 8, который разрешает установку триггера 7 в единичное состояние, тем самым разрешая выдачу рабочей информации. Если произошло столкновение передач в магистрали, то в каждом устройстве из числа участвовавших в передаче на выходе элемента И 15 появляются сигналы, которые устанавливают в единичное состояние триггер 6 и через элемент ИЛИ 12 сбрасыва от триггер 7, Низкий потенциал с выхода триггера 7 запрещает выдачу информации в магистраль, Высокий потенциал с выхода триггера б поступает на выход 28 устройства как сигнал "Отказ",...

Номер патента: 1683024

Опубликовано: 07.10.1991

Авторы: Качкин, Серов

МПК: G06F 13/38

Метки: данных, доступом, терминала, шине

...триггер-защелка 62 и на выходе 74 появляется сигнал высокого уровня, котооый присутствует все время, пока присутствуют оба сигнала высокого уровня на входах 72 и 73 функционального компаратора.Таким образом, после включения питания на входах 72, 73 функциональных компараторов 33, 34 практически одновременно появляются сигналы высокого уровня. Компараторы срабатывают и на выходах 74 появляются сигналы высокого уровня, поступающие на первые два входа элемента И 47, Эти сигналы являются соответственно признаками отработки интервалов ТС и ТП момент ТО на фиг, 4 и 5), На входе 9 признака паузы присутствует низкий уровень сигнала, так как имеет место пауза на шине данных. Счетчики 27 - 32 начинают отсчет импульсов, поступающих на...

Номер патента: 1683025

Опубликовано: 07.10.1991

Авторы: Довгаль, Корольков, Леонов, Старков, Шевелев

МПК: G06F 15/04, G06F 9/44

Метки: подстановок, реализации

...ПКС 2=1, В этом случае обрабатываемое слово параллельно заносится в блок 8 памяти слова,В том случае, когда формула не является последней в нормальном алгорифме(ППФ = О), то в счетчик адреса блока 5 памяти формул прибавляется единица (+1 СчА: = 1), После этого считывается очередная формула, а обрабатываемое слово продолжает загружаться в блок 6 подстановки до тех пор, пока в нем не будет обнаружен конец слова (П КС 2=1).После загрузки обрабатываемого слова в блок 6 подстановки проверяется признак переполнения (ППЕР=1), в этом случае формируется команда аварийной остановки устройства (Авар.ост,;= 1) и устройство прекращает работу,В следующем такте обнуляется счетчик блока 6 подстановки (команда СбрСчб:=1), Далее проверяется признак конца...