Устройство для тестового контроля и диагностики цифровых модулей

( (Я ОСУДАРСТВЕННЫЙ КОМИТЕТ0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР А 8 ТОРСКОМУ С 8 ИДЕТЕЛЬСТ(71) Научно-исследовательский и конструкторско-технологический институт по разработке контрольно-диагностического испециального оборудования для комплексного централизованного обслуживания средстввычислительной техники(54) УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ И ДИАГНОСТИКИ ЦИФРОВЫХ МОДУЛЕЙ Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля и диагностики цифровых блоков радиоэлектронной аппаратуры.Целью изобретения является расширение функциональных воэможностей устройства за счет формирования импульсных входных воздействий переменной длительности и независимого изменения задержки считывания по каждому каналу.На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - функциональная схема блока формирования входных воздействий; на фиг. 3 - функциональная схема блока синхронизации; на фиг, 4 - временная диаграмма работы устройства; на фиг. 5 - диаграмма содержимого(57) Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля и диагностики цифровых блоков радиоэлектронной аппаратуры. Целью изобретения является расширение функциональных возможностей устройства эа счет формирования импульсных входных воздействий переменной длительности и независимого изменения задержки считывания по каждому каналу, С этой целью в устройство, содержащее блок памяти тестов, блок памяти реакций, блок памяти адресов коммутации, коммутатор тестов, счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ и элемент И, введены блок формирования входных воздействий, блок синхронизации и блок триггеров реакций, 1 з,п. ф-лы, 6 ил, 1 табл,элементов памяти блока формирования входных воздействий; на фиг. 6 - временная диаграмма работы блока формирования входных воздейств 1 й (информационный выход),Устройство содержит (фиг, 1) блок 1 памяти тестов, блок 2 памяти реакций, контролируемый модуль 3, блок 4 памяти адресов коммутации, коммутатор 5 тестов, счетчик 6 адреса, элемент ИЛИ 7, элемент И 8, дешифратор 9, блок 10 формирования входных воздействий, генератор 11 тактовых импульсов, блок 12 триггеров реакций, блок 13 синхронизации. Устройство имеет информационный вход 14, информационный выход 15, вход 16 выбора режима, Входы записи блока 1 памяти тестов, блока 4 адресов коммутации, вход считывания блока 2 памяти1683015 4 а ставитель Г.Виталихред М. Моргентал Корректор В.Гирняк ана едакто Заказ 3414 Тираж Подписн ВНИИПИ Государственного комитета по изобретениям и откр 113035, Москва, Ж, Раушская наб., 4/510 реакций, вход сброса счетчика 6 адреса и первый вход элемента ИЛИ 7 соединены с выходами дешифратора 9 соответственно с первого по пятый.Входом 16 выбора режима устройства служит вход дешифратора 9, К выходу счетчика 6 адреса подключены адресные входы блока 1 памяти тестов, блока 2 памяти реакций и блока 4 памяти адресов коммутации. Счетный вход счетчика 6 адреса соединен с выходом элемента ИЛИ 7, Информационные входы блока 1 памяти тестов, блока 4 памяти адресов коммутации и второй информационный вход блока 10 формирования входных воздействий образуют информационный вход 14 устройства, Выход блока 4 памяти адресов коммутации подключен к управляющему входу коммутатора 5 тестов, выход которого является выходом устройства для подключения к входу контролируемого модуля 3, Информационным выходом 15 устройства служит информационный выход блока 2 памяти реакций,Выход блока 1 памяти тестов подключен к первому информационному входу блока 10 формирования входных воздействий. Второй информационный вход блока 10 формирования входных воздействий соединен в информационным входом устройства, Первый и второй адресные входы блока 10 формирования входных воздействий подключены соответственно к выходу счетчика 6 адреса и первому выходу блока 13, Счетный вход блока 10 формирования входных воздействий соединен с выходом злемен га И 8. Информационный выход блошка 10 формирования входных воздействий подключен к информационному входу коммутатора 5 тестов. Вход записи блока 10 формирования входных воздействий соединен с шестым выходом дешифратора 9. Первый и второй входы элемента И 8 подключены соответственно к первому выходу генератора 11 тактовых импульсов и второму выходу блока 13,Третий выход блока 13 подключен к входу записи блока 2 памяти реакций. Выход признака теста блока 10 формирования входных воздействий соединен со входом записи блока 12 триггеров реакций. Информационный вход блока 12 триггеров реакций подключен к выходу коммутатора 5 тестов. Выход блока 12 триггеров реакций соединен с информационным входом блока 2 памяти реакций. Входы разрешения обращения блока 1 памяти тестов, блока 2 памяти реакций, блока 4 памяти адресов коммутации и вход режима блока 10 формирования входных воздействий подключены к четвертому выходу блока 13, Синхровход 20 25 30 35 40 45 50 блока 13 соединен с первым выходом генератора 11 тактовых импульсов, второй выход которого соединен с входом запуска блока 13 и вторым входом элемента ИЛИ 7 Блок 10 формирования входных воздействий (фиг. 2) содержит первый и второй мультиплексоры 17 и 18, группу элементов 191 - 19 п памяти, группу К-триггеров 201 - 20 пБлок 13 синхронизации (фиг, 3) содержит мультиплексор 21, триггеры 22 и 23,элемент И - НЕ 24, счетчик 25,Блок 1 памяти тестов служит для хранения и формирования тестовой последовательности. Блок 2 памяти реакций служит для хранения и считывания результатов контроля, Блок 4 памяти адресов коммутации предназначен для хранения контрольного распределения входов и выходов контролируемого модуля 3 по каждому каналу и в каждом такте тестовых воздействий. Коммутатор 5 тестов предназначен для переклюценил входных и выходных каналов контролируемого модуля 3. Счетчик 6 адрегса служит для формирования адресов блоков 1, 2, 4 и 10. Элемент ИЛИ 7 дает возможность прибавлять "1" к содержимому счетчика 6 адреса как от дешифратора 9, так и от генератора 11 тактовых импульсов,Элемент И 8 служит для подачи тактовых сигналов от генератора 11 тактовых импульсов под управлением сигналов с второго выхода блока 13. Дешифратор 9 служит для формирования импульсов, предназначенных для первоначальной загрузки блока 1 памяти тестов, блока 4 памяти адресов коммутации, блока 10 формирования входных воздействий, считывания результатов контроля иэ блока 2 памяти реакций, установки счетчика б адреса в ноль и изменения содержимого счетчика б адреса на "1" при записи (см, таблицу соответствия входных кодов и выходов). Блок 10 формирсвания входных воздействий предназначен для хранения информации о начале и конце импульсных входных воздействий и формирования сигналов входных воздействий, а также для хранения информации о величинах задержки считывания реакции контролируемого модуля 3 и записи реакций в блок 12 триггеров реакций. Генератор 11 тактовых импульсов служит для формирования импульсов с частотой микротактов и сигналов тактовой частоты тестирования,Блок 12 триггеров реакции служит для фиксации реакции контролируемого модуля 3 на входные воздействия, Блок 13 синхронизации предназначен для управления работой блоков 1, 2,4 и 10 во воемени. На вход 14 поступает информация, записываемая вблоки 1, 4 и 10, Выход 15 предназначен для съема реакций контролируемого модуля 3. На вход 16 подается код выбора режима соответствующего абонента.Устройство для тестового контроля и диагностики работает следующим образом.Перед началом тестирования на входе 16 устанавливается код, соответствующий сигналу установки в ноль счетчика 6 адреса. По сигналу сопровождения на выходе дешифратора 9 формируется импульс, который устанавливает в ноль по установочному входу счетчик 6 адреса, После обнуления счетчика 6 адреса на информационный вход 14 подается первое тестовое слово, после чего на входе 16 устанавливается код, соответствующий записи тестовой информации в блок 1 памяти тестов и подается импульс сопровождения, На соответствующем выходе дешифратора 9 формируется импульс, который записывает первое тестовое слово в блок 1 памяти тестов по нулевому адресу. Затем на информационном входе 14 устанавливается код, задающий распределение входных и выходных контактов контролируемого модуля 3 на первом тестовом слове, а на входе 16 устанавливается код, соответствующий записи информации в блок 4 памяти адресов коммутации, и подается импульс сопровождения. На соответствующем выходе дешифратора 9 формируется импульс, который записывает информацию, задающую распределение Входных и выходных контактов контролируемого. модуля 3 на первом тестовом слове в блоке 4 памяти адресов коммутации по нулевому адресу.После записи информации в блоки 1 и 4 по нулевому адресу на входе 16 устанавливается код, соответствующий сигналу прибавления к содержимому счетчика б адреса "1", и подается импульс сопровождения, На соответствующем выходе дешифратора 9 формируется импульс, который через элемент ИЛИ 7 увеличивает содержимое счетчика б адреса на "1".На информационный вход 14 подается второе тестовое слово, после чего на входе 16 устанавливается код, соответствующий записи тестовой информации в блок 1 памяти тестов, и подается импульс сопровождения. На соответствующем выходе дешифратора 9 формируется импульс, который записывает второе тестовое слово в блок 1 памяти тестов, Затем на информационном входе 14 устройства устанавливается код, задающий распределение входных и выходных контактов контролируемого модуля 3 на втором тестовом слове, а на входе 16 устанавливается код, соответствующий записи информации В блок 4 памяти адре 5 10 15 20 25 30 35 40 45 50 55 сов коммутации, и подается импульс сопровождения. На соответствующем выходе дешифратора 9 формируется импульс, который записывает информацию, задающую распределение входных и выходных контактов контролируемого модуля 3 на втором тестовом слове в блоке 4 памяти адресов коммутации по второму адресу.Аналогичным образом записывается информация по всем остальным адресам,После заполнения блоков 1 и 4 и установки параметров входных воздействий и контроля в блоке 10 устройство переводится в режим выдачи тестовых воздействий, Счетчик 6 адреса устанавливается в ноль по сигналу от дешифратора 9. Запускается генератор 11 тактовых импульсов, На перВОм выходе генератора 11 тактовых импульсов формируются импульсы частотой Г, а на втором выходе формируются импульсы, определяющие частоту тестовых воздействий Г/12. По сигналу с второго выхода генератора 11 тактовых импульсов запускается блок 13. Считывание информации из блоков 1 и 4 происходит под действием импульсов, снимаемых с четвертого выхода блока 13, при этом адресация происходит от счетчика б адреса под действием импульсов, сниглаемых с Второго Выхода анерагооа 11 тактовых импульсов через элемент ИЛИ 7,Для установки параметров импульсных ВХОДНЫХ ВОЗДЕйСтВИй И Па; ВМЕтРОВ КОНтРО- ля по соответствующему каналу устанавливается в ноль счетчик б адреса. затем нэ входе 14 устанавливается информация, КО- торая соответствует характеру Входного ьоздействия и параметрам контроля по данному каналу контролируемого модуля 3, а нэ входе 16 вь;борки устанавливается код, соответствующий сигналу эапис; В соответствующий элемент памяти гр, ппы элементов 191 - 19 л памяти по нулевому адресу, причем информация о параметрах импульсного входного воздействия устанавливается по двум информационным входам ОО, 01 соответствующего элемента 191 - 19 п памяти, а информация о параметрах контроля устанавливается по третьему входу О 2 соответствующего элемента 191 - 19 л памяти ,фиг, 2). После установки информации на входе 14 на Входе 16 устанавливзется код, соответствующий сигналу записи в соответствующий элемент 1 О; - 19 л памяти выбранного канала, Подается импульс сспровождения и на выходе дешифратора 9 формируется импульс, который записывает информацию, установленную на входе 14, в выбранный элемент, например элемент 191 памяти группы по нулевому адресу, Затем аналогичным Образом записывается инфор 1683015мация по остальным адресам элемента 191 памяти данного канала блока 10 формиро-. вания входных воздействий. Аналогичным образом записывается информация в другие выбранные элементы 191 - 19 п памяти блока 10 формирования входных воздействий.В зависимости от информации, поступившей от блока 4 памяти адресов коммутации, сигнал на выходе коммутатора 5 тестов принимает значение информации, поступившей на его информационный вход с информационного выхода блока 10 формирования входных воздействий, если данный контакт коммутатора 5 тестов подключен к входному контакту контролируемого модуля 3. В то же время он принимает высокоимпедансное состояние, если данный контакт коммутатора 5 тестов подключен к выходному контакту контролируемого модуля 3, благодаря чему этот разряд на информационном входе блока 12 триггеров реакций принимает значения, которые задает контролируемый модуль 3, Адресация в блоке 10 формирования входных воздействий осуществляется с первого выхода блока 13. В качестве коммутатора 5 тестов могут быть использованы элементы типа 133 ЛГ 13, 155 ЛП 8, 555 ЛП 8, Блоки 1, 2 и 4 могут быль выполнены на элементах К 132 РУоА, Блок 12 триггеров реакций может быть выполнен на микросхемах 531 ТМ 2. Блок 10 формирования входных воздействий может быть выполнен на микросхемах 531 РУ 8.Формирование импульсных входных воздействий и задержки считывания с независимым изменением по каналам осуществляется следующим образом. После запуска генератора 11 тактовых импульсов блок 13 начинает формировать сигналы на первом, втором, третьем и чегвертом выходах (фиг. 4), Формирование сигналов блока 13 происходит под действием сигналов, поступающих на вход синхронизации и вход запуска с первого и второго выходов генератора 11 тактовых импульсов. Сигналы с первого выхода блока 13 поступают на второй адресный вход блока 10 формирования входных воздействий и адресуют элементы 191 - 19 П памяти при считывании. Импульсы частоты Г в течение времени действия такта с второго выхода блока 13 проходят через элемент И 8 на счетный вход блока 10 формирования входных воздействий.Информация, записанная в элементы 191 - 19 л памяти блока 10, определяет начало и конец формируемого импульса входного воздействия и времени задержек считывания реакции по каналам. Запись реакции в блок 12 триггеров реакций происхо 5 10 15 20 25 30 35 40 50 55 дит по сигналам с выхода признаа теста блока 10 формирования входных воздействий. Моменты записи определяются информацией, записанной в третьи разряды элементов 191 - 19 п памяти блока 10 формирования входных воздействий. Запись реакций из блока 12 триггеров реакций в блок 2 памяти реакций осуществляется по сигналам, подаваемым в блок 2 памяти реакций с третьего и четвертого выходов блока 13.Формирование входных воздействий и запись реакции контролируемого модуля 3 с использованием блока 10 формирования входных воздействий 1 фиг, 2) происходит следующим образом, Один такт тестирования контролируемого модуля 3 равен двенадцати периодам тактовой частоты Е микротактам), При этом за восемь микро- тактов происходит считывание информации из элементов 191 - 19 п памяти по восьми адресам (четыре оставшихся микротакта являются холостыми и требуются для анализа оеакции контролируемого модуля).Адресация элементов памяти происходит от счстчика 25 блока 13 (первый выход) через мультиплексор 17. В качестве старшего разряда адреса элементов памяти 19 19 п используется тест-набор (ТН) из блока 1 памяти тестов, поступаощих через мультиплсксор 18, В зависимости От значения ТН в каждом такте по каждому каналу из соответствующего элемента 19 - 19., памяти считывается информация либо из младшей половины области памяти (при ТН = и, либо из старшей половины области па я;и (при ТН =1),Информация, считанная по пеовым двум разрядам элементов памяти 191 - 19 поступает на входы 1 и К группы триггеров 201 - 20 п, которые стробируются по входу С в ка,;дом из восьми микротактов.В зависимости От зна ения ТН и содер- ;КИМОГО ПЕРВЫХ ДВУХ РаЗРЯДОВ ЭЛЕМЕНтое 191 - 19 л памяти возможны следующие варианты (фиг, 5) формирования входного воздействия (сигнал на сь ходе К-триггера):- инфоомация, записанная в элементе п,.мяти по первому разряду; К - информация записанная в элементе памяти по второму разряду; "0" - сигнал уровня логического нуля; "1" - сигнал уровня логической едини- ЦЫ,Виды формируемых входных воздействий, соответствующие варианты указанным вариантам, показаны на фиг. б.В первом и втором вариантах формируется входное воздействие в виде одиночного импульса положительной или Отрицательной полярности с возможностью его запрета в тактах, где ТН = 1, 1683015 10В третьем варианте входное воздействие принимает значение, равное значениюТН в данном такте,В четвертом варианте формируется импульс с началом в любом микротакте любого 5такта и с окончанием в любом микротактелюбого такта.Выходная реакция контролируемогомодуля 2 фиксируется в триггерах блока 12триггеров реакции по сигналам с выходов 10третьих разрядов элементов 191 - 19 П. Номера микротактов стробирования реакцииопределяются содержанием третьих разрядов элементов 191 - 19 п памяти.Информация из блока 12 триггеров реакций переписывается в блок 2 памяти реакций в начале следующего такта посигналам с третьего и четвертого выходовблока 13.Формула изобретения 201. Устройство для тестового контроля идиагностики цифровых модулей, содержащее блок памяти тестов, блок памяти реакций, блок памяти адресов коммутации,коммутатор тестов, счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ и элемент И, причем выходыдешифратора с первого по пятый соединены соответственно с входами записи блокапамяти тестов и блока памяти адресов коммутации, входом считывания блока памятиреакций, входом сброса счетчика адреса ипервым входом элемента ИЛИ, входдешифратора является входом выбора режима устройства, выход счетчика адреса подключен 35к адресным входам блока памяти тестов,блока памяти адресов коммутации и блокапамяти реакций, счетный вход счетчика адреса соединен с выходом элемента ИЛИ,информационные входы блока памяти тестов и блока памяти адресов коммутации объединены и образуют информационный входустройства, выход блока памяти адресовкоммутации подключен к управляющемувходу коммутатора тестов, выход которого 45является выходом устройства для подключения к входу контролируемого модуля, а информационный выход блока памятиреакций является информационным выходом устройства, о т л и ч а ю щ е е с я тем, 5 Очто, с целью расширения функциональныхвозможностей устройства за счет формирования импульсных входных воздействий переменной длительности и независимогоизменения задержки считывания по каждому каналу, оно содержит блок формирования входных воздействий, блоксинхронизации и блок триггеров реакций,при этом первый и второй информационныевходы, первый и второй адресные входы,счетный вход, вход записи и информацион ный выход блока формирования вгздных воздействий соединены соответственно с выходом блока памяти тестов, информационным входом устройства, выходом счетчика адреса, первым выходом блока синхронизации, выходом элемента И, шестым выходом дешифратора и информационным входом коммутатора тестов, первый и второй входы элемента И подключены соответственно к первому выходу генератора тактовых импульсов и второму выходу блока синхронизации, третий выход которого соединен с входом записи блока памяти реакций, выход и ризнака теста блока формирования входных воздействий подключен к входу записи блока триггеров реакций, информационный вход которого является входом устройства для подключения к выходу контролируемого модуля, выход блока триггеров реакций соединен с информационным входом блока памяти реакций, входы разрешения обращения блока памяти тестов, блока памяти реакций, блока памяти тестов, блока памяти реакций, блока памяти адресов коммутации и вход режима блока формирования входных воздействий подключены к четвертому выходу блока синхронизации, соединены соответственно с первым и вторым выходами генератора тактовых импульсов, а, кроме того, второй выход генератора тактовых импульсов подключен к второму входу элемента ИЛИ, при этом блок формирования входных воздействий содержит два мультиплексора, группу элементов памяти и группу триггеров, причем первые три адресных входа элементов памяти группы соединены между собой и подключены соответственно к первым трем выходам первого мультиплексора, первая и вторая группы информационных входов которого являются соответственно первым и вторым адресными входами блока формирования входных воздействий, четвертый выход первого мультиплексора соединен с первой группой информационных входов второго мультиплексора, вторая группа информационных входов которого является первым информационным входом блока формирования входных воздействий, вхцдом режима которого являются управляющие входы первого и второго мультиплексоров, выходы второго мультиплексора подключены к четвертым адресным входам соответствующих элементов памяти группы, информационные входы элементов памяти группы являются вторым информационным входом блока формирования входных воздействий, входом записи которого1683015 Входы дешифратора1111 Выходы дешифратора 0 00 0 0 0 О О 0 Запись элемента 9 (канал 1 Запись элемента 19, (канал 2 001 Запись элемента 198 (канал 8)Запись блока 1 (каналы 1-8)Запись блока 4 (каналы 1-8)Чтение блока 2 (каналы 1-8)Аналогично(каналы 9-16)Аналогично(каналы 17-24) 111 00 О 0 1 0 0 010 "000 11 000 0 010 .. 1 0 Аналогично (ф) (каналы 2 -7) -М- 2 ) 11 1 1 00 0 0 0 0 0 О Установка счетчика 60 00 0 О 0 О 0 0 Счет счетчика 6 через элемент 7 являются входы записи элементов памяти группы, первые выходы элементов памяти группы подключены к 1-входам соответствующих триггеров группы, К-входы которых соединены со вторыми выходами соответствующих элементов памяти группы, синхровходы триггеров группы соединены с входами выборки элементов памяти группы и являются счетным входом блока формирования входных воздействий, выходом признака теста и информационным выходом которого являются третьи выходы элементов памяти группы и выходы триггеров группы соответственно.2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок синхронизации содержит мультиплексор, два триггера, элемент И - НЕ и счетчик, причем первый и второй выходы мультиплексора соединены соответственно с информационными входами первого и второго триггеров, прямой выход первого триггера соединен с вторым инфорК+2 К+1 К65 43 210 мационным входом первой руппы входов мультиплексора и служит третьим выходом блока, инверсный выход первого триггера подключен к первому входу элемента И-НЕ, 5 второй вход которого соединен с входомразрешения счета счетчика и прямым выходом второго триггера, который является четвертым выходом блока, инверсный выход второго триггера соединен с управляющим 10 входом мультиплексора и является вторымвыходом блока, выход элемента И-НЕ подключен к входу записи счетчика, выход последнего разряда счетчика соединен с первым и вторым входами второй группы 15 информационных входов мультиплексора,первый информационный вход первой группы информационных входов которого является входом запуска блока, синхровход которого образует синхровходы триггеров и 20 счетчика, а первый выход образован выходами счетчика.1683015 дс 4 /Юй/но дсьодс 8 слуюА 7 жали усярюжтд мнфтиОсь о 9 сси 8 услройтб понестиОсь одрссуЮ сдуюмюЮ /х 9 ЮРм/ дсс 8 Ал 7 логчеи Псь одрыю 8 угиъюосгм понюшкиас К роостов лонаодре сои