Патенты опубликованные 15.10.1984

Номер патента: 1119000

Опубликовано: 15.10.1984

Авторы: Выборнов, Павлов

МПК: G06F 3/06

Метки: ввода, информации

...подключен к входу Сброс счетчика, счетный вход которого подключен к выходу генератора тактовых импульсов, а выходы - к соответствующим входам дешифраторов с первого по четвертый, выходы первого и второго дешифраторов подключены соответственно к входам установки в 1 и О четвертого триггера, выход которого является первым, а выход третьего дешифратора вторым синхровыходами формирователя, выход четвертого дешифратора подключен к второму входу третьего элемента ИЛИ,При этом блок контроля синхросигналов содержит второй и третий одновибраторы, пятый и шестой триггеры и второй элемент И, вход установки в О пятого триггера является первым установочным входом блока, вход установки в 1 пятого триггера соединен с выходом второго...

Номер патента: 1119001

Опубликовано: 15.10.1984

Авторы: Ермохин, Смирнов

МПК: G06F 3/153

Метки: дисплея, информации, редактирования, экране

...элементов И.На чертеже изображена блок-схема устройства для редактирования информации.19001 4 10 15 20 25 30 35 40 45 50 55 При нажатии клавиши любой из клавиатур 2, 3, 4 и 5 входной шифратор.1 выдает соответствующий код на входы блока 9 ключей записи и четвертого блока 21 элементов И. Одновременно входной шифратор 1 выдает сигнал по одной.из шин, соединяющих шифратор 1 с информатором 6 команд и с распределителем 7.При поступлении любого из сигналов от юсодного шифратора 1 распределитель 7 начинает свой внутренний счет операций, тактируемай сигналаУстройство содержит входной шиф- . ратор 1, цифровую клавиатуру 2, служебную клавиатуру 3, командную клавиатуру 4, алфавитную клавиатуру 5, шифратор 6 команд, распределитель 7, счетчик 8...

Номер патента: 1119002

Опубликовано: 15.10.1984

Авторы: Самчинский, Шаров

МПК: G06F 5/04

Метки: кода, параллельного, последовательный

...с входом сдвига второго регистра сдвига и входом прямого счета счетчика, вход обратногосчета которого соединен с выходомпервого генератора импульсов, приэтом выход переполнения счетчикаподключен к второму входу первогогенератора импульсов и второму управляющему выходу преобразователя,а выходы разрядов счетчика соединены с входамн дешифратора, выходыкоторого соединены с уцравлякццимивходами коммутатора, информацИонныевходы которого соединены с выходамиразрядов первого регистра сдвига,кроме выхода младшего разряда, а выход коммутатора соединен с выходомпреобразователя, кроме того, установочные входы первого и второгорегистров сдвига, счетчика идешифратора подключены к установочномувходу преобразователя,На чертеже приведена блок-схема...

Номер патента: 1119003

Опубликовано: 15.10.1984

Авторы: Березкин, Васильев

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...шестнадцати функций от двух переменных, что приводит к дополнительным затратам оборудования при реализации переключательных функций в базисе четырех функций, реализуемых модулем. При определенных значениях сигналов на настроечных входах и смене значения сигнала на информационном входе возможно прохождение на второй выход модуля ложного сигнала вследствие гонок.Цель изобретения - расширение области использования за счет реализации всех логических функций переменных,Поставленная цель достигается тем, что модуль, содержащий элементы НЕ, причем первый и второй информационные входы модуля подключены к входам первого и второго элементов НЕ соответственно, дополнительно содержит элементы НЕ, блоки разложения и выходной формирователь сигнала,...

Номер патента: 1119004

Опубликовано: 15.10.1984

Авторы: Бобков, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...а входы дешифратора 2 - к информационным входам ло" гических переменных Х - Х уст.п.ф%ройства. 2 выходов дешифратора 1 подключены ко входам элементов ИЛИ групп элементов ИЛИ 3, - 3пф выходы которых подключены к соответствующим адресных шинам блоков памяти 4 - 4соответственно, 2" информационных выходов каждого блока памяти 4 - 4, подключены к 21 информационным входам коммутаторов 5 - 5, соответственно. Одноименные управляющие входы коммутаторов 5 - 5 объединены и подключены к соответствующим 2 выходам дешифратора 2. Выходы коммутаторов 5 - 5 являются выходами сигналов у " у устройства,Работу устройства рассмотрим на примере реализации системы двух логических функций четырех переменных, заданных таблицей истинности0 0 0 0 О 0 0 0 0 1 0 1 0...

Номер патента: 1119005

Опубликовано: 15.10.1984

Авторы: Евсеев, Ойкин

МПК: G06F 7/04

Метки: допусками, сравнения, чисел

...к счетным входам соответственно первого и второго счетчиков, установочные входы которых соединены с шинами соответственно первого и второго сравниваемых чисел, выходы триггеров являются выходами неравенства чисел устройства, введены первая и вторая схемы сравнения, пятый и шестой элементы И и регистр, причем выходы разрядов первого и второго счетчиков соединены с входами соответственно первой и второй группы первой схемы сравнения, выходы превышения второго числа, превышения первого числа и равенства которой соединены со вторыми входами соответственно первого, второго и третьего элементов И, выходы первого и второго элементов И подключены к входам элемента ИЛИ, выход которого соединен со счетным входом третьего счетчика, выходы...

Номер патента: 1119006

Опубликовано: 15.10.1984

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...5,вычитателя 8, сумматора 6, вычитателя 9, сумматора 7 и вычитателя 10подключены к информационным входамузла 12 образования частного, пер"вая группа выходов которого подключена к управляющим входам коммутатора 11, а вторая группа выходов подключена к входам трех младших разрядов регистра 3, частного, входыприема информации регистров 1 и 2делимого и делителя и вход приема и сдвига информации регистра 3частного соединены с управляющимвходом 13 устройства.Узел 12 образования частногосодержит (фиг. 2) семь элементовнеравнозначности 23, восемь элементов И 24 и два элемента ИЛИ 25.Один разряд коммутатора 11 содержит (фиг. 3) четыре элемента И26 и один элемент ИЛИ 27,В устройстве регистры 1-3 могутбыть построены на двухтактных синхронных...

Номер патента: 1119007

Опубликовано: 15.10.1984

Авторы: Киселев, Кузина

МПК: G06F 7/52

Метки: умножения

...п /2, а каждый 20 из постоянных запоминающих узлов содержит адресные входы и разрядные выходы 1 .Недостатки данного устройства заключаются в ограниченности его функциональных возможностей (это устройство может выполнять только операцию умножения) и значительной емкости его памяти (величина емкости+г Зо его памяти составляет и 2 бит), что обуславливает большую трудоемкость программирования.Наиболее близким к изобретению по технической сущности является устройство для умножения, содержащее1) сумматоров и и групп элементов И ( л -разрядность сомножителей), причем первые входы элементов И каждой группы соединены с входами соответствующих разрядов первого сомножителя устройства, вторые входы элементов И 1 -й группы соединены в входом ( о...

Номер патента: 1119008

Опубликовано: 15.10.1984

Авторы: Драбкин, Евдокимов, Жариков, Каплан, Крейндлин, Ромашов

МПК: G06F 7/52

Метки: двоичных, дополнительных, кодах, умножения, чисел

...регистра 4 поразрядных суммсоединен с соответствующими разрядами второго входа сумматора 3 со сдвигом вправо на два разряда, пятый выход дешифратора 5 циФр множителя через триггер 7 соединен с четвертымвходом дешифратора 5 цифр множителя,выход нулевого разряда сдвиговогорегистра 2 множителя соединен спятым входом дешифратора 5 цифр множителя, третий выход которого соединен с третьим входом сумматора 3, выходы двух первых младших разрядов сумматора 3 соединены соответственно с входами первого и второго знаковых разрядов сдвигового регистра 2 множителя, "выход триггера 7 соединен с входом установки в ноль триггера 6.Устройство работает следующим образом.Перед выполнением умножителя в регистре 1 множимого хранится множимое,...

Номер патента: 1119009

Опубликовано: 15.10.1984

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/548

Метки: функциональный, цифровой

...выходом коммутатора, управляющий вход, первый и второй информационные входы которого соединены соответственно с первым входом задания режима преобразователя., тактовым входом преобразователя и выходом триггера, подключенным к управляющему входу сумматора-вычитателя первого .арифметического блока, разрядный выход и выход знака которого соединены соответственно с ыходом преобразователя и вторым. нформационным входом одцоразрядноо коммутатора, второй арифметичесий блок содержит регистр, четыре сднигателя, дна сумматора по модулю два, два сумматора-нычитателя и блок деления, выход которого соединен с выходом преобразователя, информационным входом регистра преобразователя и информационным входом регистра второго арифметического блока,...

Номер патента: 1119010

Опубликовано: 15.10.1984

Авторы: Беспалов, Глинкин, Гусева, Муромцев, Синельников

МПК: G06F 7/552

Метки: извлечения, корня, степени, третьей

...2 и 3, делитель частоты 4, первый элемент И 5, второй элемент И 6, второй реверсивный счетчик 7, коммутатор 8,Устройство работает следующимобразом.Имеются два режима работы. В первом режиме коммутатор 8 замыкает выход реверсивного счетчика 7 с вторым входом элемента И 6, и устройство служит для извлечения корня третьей степени, Во втором режиме коммутатор 8 соединяет первый реверсив.- ный счетчик 1 с вторым входом элемен" та И б, и устройство служит для возведения числа в третью степень. В первом случае реверсивные счетчики1 и 7 работают соответственно в суммирующем и вычитающем режимах, во втором случае - в вычитающем и суммирующем режимах соответственно,В исходном состоянии реверсивный счетчик 1, делители 2 и 3 обнулены,В...

Номер патента: 1119011

Опубликовано: 15.10.1984

Авторы: Антонов, Кушнеров, Нудельман

МПК: G06F 7/60

Метки: вычитания, импульсных, последовательностей, частот

...импульсов входных частот, которые взаимно не поглотились.Цель изобретения - повышение точности путем устранения ложных импульсов на выходе при близких входных частотах.Поставленная цель достигаетсятем, что в устройство для вычитаниячастот импульсных последовательностей, содержащее с первого по восьмой триггеры, элементы И с первогопо десятый, четырехфазный генераторсинхроимпульсов, первый и второйэлементы НЕ, триггер знака и элемент ИЛИ, выход которого подключенк выходу модуля разности частот устройства, первый вход элемента ИЛИ40 соединен с 5 -входом триггера знака, а второй вход элемента ИЛИ - с Я-входом триггера знака, прямой выход которого является первым выходом знака устройства, а инверсный 5 ,выход - вторым выходом...

Номер патента: 1119012

Опубликовано: 15.10.1984

Авторы: Берсон, Туниманов

МПК: G06F 9/22

Метки: микропрограммное

...логических условий, группу 11 выходов устройства,Коммутатор 3 логических условий содержит группу элементов И 12 и эле"мент ИЛИ 13.3 1Устройство работает следующим образом.Код адреса очередной микрокоманды, хранящийся в регистре адреса 5, с группы выходов регистра адреса 5 поступает на группу адресных входов блока 1 памяти микрокоманд, из которого по адресу выбирается код микрокоманды, который с выхода блокапамяти микрокоманд поступает на группу выходов 11 устройства и на группу входов дешифратора микроко" манд 2, счетчика адреса 4 и регистра логических условий 6. В случае, если выполняется операционная микро- команда, сигналы с группы выходов дешифратора микрокоманд 2 блокируют прохождение через коммутатор логи 1 ческих условий 3...

Номер патента: 1119013

Опубликовано: 15.10.1984

Авторы: Гордиенко, Журавлев, Корнейчук, Новиков, Сороко, Щегельский

МПК: G06F 9/50

Метки: запросов

...два регистра, блок элементов ИЛИ, два блока элемен" 40 тов И, группа выходов первого регист. ра соединена с первой группой входов первого блока элементов И, группа выходов блока элементов ИЛИ является группой информационных выходов устройства, 45 введены группа регистров, элемент ИЛИ-НЕ, третий блок элементов И, элемент ИЛИ, триггер, элемент И, ге 1нератор импульсов, три дешифратора и счетчик, причем группа выходов каждого регистра и группа информационных входов устройства соединены с последней группой входов блока элементов ИЛИ, вход сброса каждого регистра группы соединен с одноименным входом элемента ИЛИ, с нулевым входом одноименного разряда первого регистра и с одноименным выходом группывыходов первого блока элементов И,...

Номер патента: 1119014

Опубликовано: 15.10.1984

Авторы: Берсон, Лисицын, Пухова, Седов

МПК: G06F 9/50

Метки: многоканальное, приоритета

...вероятности потери запросов и сокращения объема оборудования.Поставленная цель достигается тем, что в многоканальном устройстве приоритета, содержащем каналы, каждый из которых включает триггер запроса, триггер подтверждения запроса, элемент задержки, триггер компенсации и элемент И, причем в каждом канале вход установки в ноль триггера запроса соединен с первым входом установки устройства, выход триггера запроса соединен с информационным входом триггера подтверждения запроса, вход сброса которого соединен с вторым входом установки устройства, прямой выход триггера подтверждения запроса соединен с соответствующим выходом разрешения устройства, вход элемента задержки соединен с входом сброса триггера компенсации и входом...

Номер патента: 1119015

Опубликовано: 15.10.1984

Авторы: Ларченко, Фурманов, Холодный, Ялинич

МПК: G06F 9/48

Метки: прерывания, программ

...по приоритету прерывания в группе н выбора старшей по приоритетугруппы прерываний,Поставленная цель достигаетсятем, что в устройство прерывания про"грамм, содержащее регистр прерываний,регистр защиты, первый блок элементов И, блок обзора прерываний, шифратор старшей группы запросов, второй блок элементов И, регистр коданомера прерывания, причем блок обзора прерываний содержит две группыэлементов ИЛИ, узел выбора старшейгруппы запросов и группу блоковэлементов И, причем в блоке обзорапрерываний выходы элементов ИЛИпервой группы соединены с входамиузла выбора старшей группы запросов,каждый выход которого соединен суправляющим входом одноименного бло-.ка элементов И группы, одноименныевыходы групп выходов каждого блокаэлементов И группы...

Номер патента: 1119016

Опубликовано: 15.10.1984

Авторы: Барков, Козлова

МПК: G06F 11/28

Метки: восстановления, импульсной, последовательности

...устройства для контроля и восстановления импульсной последовательности.Устройство для контроля и восстановления импульсной последовательности содержит блок 1 сравнения частог, информационный вход 2 устройства, вход 3 синхронизации устройства, элементы ИЛИ 4 и 5,информационный выход 6 устройства и выход 7 неисправности устройства.На информационный вход 2 устройства поступает контролируемая последовательность с частотой х на вход 3 синхронизации устройства поступаетсинхронизирующая последовательностьс частотойНа первом выходе блока 1 сравнения частот Формируются импульсы припропадании импульсов контролируемой частоты или при появлении лишнихимпульсов в синхронизирующей последовательностиЕс ) Г хНа втором выходе блока 1 сравнения частот...

Номер патента: 1119017

Опубликовано: 15.10.1984

Авторы: Архипов, Белоусов, Кокшаров, Ржаницын

МПК: G06F 11/22

Метки: блокировки, включении, группы, источников, отключении, питания, сигналов, формирования

...состоитв больших аппаратурных затратах,так как группа входов регистра явля-ется группой установочных входовустройства,Цель изобретения - сокращениеаппаратурных затрат,Поставленная цель достигается тем, что в устройство, содержащее регистр, группу из Н -1 элементов И,группу из Й -1 элементов ИЛИ, дешифратор, элемент ИЛИ, выход кото" рого является выходом устройства,а инверсный вход подключен к выходу выключателя питания, входампервого элемента ИЛИ группы ипоследнего элемента И группы, входвыключателя питания является входомпитания устройства, выход 1-гоэлемента И группы ( 1 - 1, М - 1),подключен к входу включения (1+1)-гоисточника питания, первый входк 1 -му выходу регистра, группа входов которого является группой установочных входов...

Номер патента: 1119018

Опубликовано: 15.10.1984

Авторы: Гладштейн, Гуревич, Комаров, Сахаров, Шубин

МПК: G06F 11/28

Метки: блока, роботом

...осуществляется следующим образом,На адресный вход устройства и,соответственно, на второй вход схемы сравнения 6 поступает в -разрядный код адреса степени свободы. Величины ь и М связаны соотношениемМ = 2 . На первый вход схемы 6 сравнения поступает контрольный кодстарших разрядов второго (ь+1)-разрядного счетчика 2, указывающий номер обслуживаемой степени объекта.При совпадении кода адреса с контрольным кодом схемы 6 сравнения срабатывает и на ее выходе появляется. сигнал, открывающий элемент И 3.В процессе обращения к адресуемойстепени свободы первый и второйпрограммные синхросигналы поочередно поступают на второй элемент ИЛИ 5,55с выхода которого через открытый элемент И 3 подаются на счетный входвторого счетчика 3 и увеличивают 018...

Номер патента: 1119019

Опубликовано: 15.10.1984

Авторы: Вайзман, Ермолович, Ковалев

МПК: G06F 13/00

Метки: загрузкой, микропрограмм

...памятью сигнал, по которому блок27 11 13 управления памятью наращивает содержимое счетчика 11. адреса памяти. Когда содержимое блока памяти 10 передано в процессор, счетчик 11 адреса памяти вырабатывает сигнал переноса, поступающий на вход 115 блока, При этом триггер 105 сбрасывается и блок 14 связи с процессором устанавливается в исходное состояние.Блок 8 управления, движением головки (фиг.б) работает следующим образом. На вход 121 блока поступает адрес дорожки из регистра 3. На вход 22 блока поступает адрес дорожки из счетчика 7 адреса дорожки. Схема сравнения 120 производит сравнение этих адресов и выдает один из трех сигнапов: "Равно", "Болыпе", "Иеньше". В случае равенства адресов единичный сигнал с выхода схемы сравнения 120...

Номер патента: 1119020

Опубликовано: 15.10.1984

Авторы: Асцатуров, Безруков, Запольский, Шкляр

МПК: G06F 13/00

Метки: памятью

...управления паузой и вторую линию 6задержки, тактовый вход 7, запросный вход 8, первый управляющийвход 9, второй управляющий вход 10,первый выход 11, второй выход 12и третий выход 13.3Триггер 1 индикации запросовк памяти предназначен для запоминания запроса к оперативной памяти (ОП), сгенерированного устрой30 3 11190ством обработки информации и поступившего на запросный вход 8 устройства.Первая линия 3 задержки предназначена для формирования временнойдиаграммы, необходимой для обработки5запроса к ОП.Триггер 5 управления паузой предназначен для организации паузы, втечении которой оперативное запоминающее устройство выполняет заданнуюему операцию.Вторая .линия 6 задержки предназначена для формирования временнойдиаграммы, необходимой для...

Номер патента: 1119021

Опубликовано: 15.10.1984

Авторы: Бронштейн, Вайзман, Гущенсков, Рачевский

МПК: G06F 15/00

Метки: микропроцессор

...вход 36 загрузки, вход 37 синхронизации, выходы 38, 39 соответственно разрядовадреса строки и разрядов адреса ко 15лонки,Второй дешифратор 6 содержитэлемент НЕ 40, первый 41, второй 42,третий 43, четвертый 44, пятый 45элементы И, входы 46 и 47, выходы 2048 в49, группу выходов 50.Коммутатор 9 (фиг. 5) содержитпервый 51 и второй 52 элементы ИЛИ,первую 53 и вторую 54 группы элементов И-ИЛИ информационные входы 55,56.25Блок 11 формирования адресаусловного перехода (фиг. 6) и второйрегистр 8 предназначены для формирования разрядов адреса памяти микропрограмм. Блок 11 формирования адре-З 0.са условного перехода содержит элемент И 57, первый 58.и второй 59 элементы ИЛИ, первый 60 и второй 61триггеры, элемент НЕ 62, группу элементов И 63,...

Номер патента: 1119022

Опубликовано: 15.10.1984

Авторы: Бородина, Бутин, Евтодьев, Маковеев, Михайлов

МПК: G06F 15/00

Метки: логическая, управляющая

...выход первого элемента И группы подключен к входу первого разряда счетчика адреса перехода, выходы элементов И группы, начиная с второго, подключены к первым входам соответствующих элементов ИЛИ группы, вторые входы которых соединены с выходом первого элемента ИЛИ, а выходы подключены соответственно к входам разрядов счетчика адреса пере- . хода, начиная с второго разряда, счетный вход счетчика адреса перехода и счетный вход счетчика адреса подключены к первому выходу блока синхронизации, второй выход которого соединен с вторым входом второго элемента И, третий выход блока синхронизации соединен с вторыми входами третьего и шестого элементов И, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход...

Номер патента: 1119023

Опубликовано: 15.10.1984

Авторы: Морозов, Трусов

МПК: G06F 15/173

Метки: вероятностного, графа, моделирования

...второй группы соединены с входамисчетчиков первой группы, дополнительно введены м-разрядный регистрсдвига, (в+1)-разрядный регистр сдвига, триггер, три элемента И, элементзадержки, элемент НЕ; причем второйвыход коммутатора соединен с единичными входами первых разрядов, нулевыми входами 2,3 э, разрядовв-разрядного регистра сдвига, 2,3, (а+1) разрядов (в+1)-разрядногорегистра сдвига и нулевым входомтриггера, тактовый выход генератораслучайных чисел соединен с первымивходами элементов И, стохастическийвыход генератора случайных чисел соединен с вторым входом второго элемента И и с информационным входом(+1)-разрядного регистра сдвига,выходы которого, кроме Оп+1)-го,соединены с вторыми входами элементовИ первой группы, (в+1)-й выход...

Номер патента: 1119024

Опубликовано: 15.10.1984

Авторы: Баранов, Васильев, Голованова, Макогонюк, Фенюк

МПК: G06F 15/173

Метки: графиков, моделирования, сетевых

...регистра. блока формирования топологии, выход третьего элемента И блока формирования топологии подключен к нулевому входу триггера, к входу управления записью сдвигового регистра блока формирования топологии, к второму входу второго триггера модели ветви, выход сдвигового регистра блока формирования топологии соединен с вторым входом элемента И формирователя управляющих импульсов, являющим ся первым входом формирователя управляющих импульсов, вход счетчика формирователя управляющих импульсов соединен с выходом первого элемента И блока формирования топологии, выход второго элемента И блока формирования топологии подключен к входу счетчика импульсов.На фиг. 1 изображена функциональная схема устройства для моделирования сетевых...

Номер патента: 1119025

Опубликовано: 15.10.1984

Авторы: Карташевич, Курлянд, Ходосевич

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, реализации, фурье, элементами

...входу блокапамяти коэффициентов, информационныйвыход коммутатора подключен к управляющим входам арифметического блокаи блока оперативной памяти.На Фиг.1 изображена структурнаясхема устройства; на Фиг,2 - Функцио,нальная схема блока управления; наФиг.З " граф процедуры шестнадцатиточечного БПФ с четырьмя ненулевымиточками, реализуемого данным устройствомУстройство для реализации БПФпоследовательности с нулевыми элементами (Фиг.1) содержит блок 1 оперативной памяти, арифметическийблок 2, блок 3 памяти коэффициентов,блок 4 управления,в -разрядный счет.025 . 6логическим потенциалам "ф и "0 ц,Выход первого разряда двоичного счетчика 1 1 подключен к первому информационному входу первого селектора и квторым информационным входам селекторов...

Номер патента: 1119026

Опубликовано: 15.10.1984

Авторы: Авраменко, Фабрикант

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша

...1975, с. 65, рис. 2.6 (прототип).(54)(57) АНАЛИЗАТОР СПЕКТРА УОЛША, содержащий М-разрядный двоичный счетчик, тактовый вход которого является тактовым входом анализатора, й интег-. раторов ( М = 2 ), выход 1-го ( 1 = 1,8) интегратора является 1 в ;м информационным выходом ацалиэаторар о т л ич а ю щ и й с я тем, что, с целью упрощения анализатора, он содержит ь групп умножителей знака, по 2 р" умножителей в 1-й группе, причем выход Ъ-го ( Ь" 1,2 )- умножителя знака 1-й (1 = 1,в ") группы подключен к первому входу (21 с) д х 23 -го ( 1 =,1+1 в) умножителя знака 1-й группы и входу (2 М -1) т 2 в Я -го интегратора, выход д-го ( % 1,2 ф) тыноннтелв анана ы-д группы подключен к входу (2 К -1)-го интегратора, .первый вход умножителя знака...

Номер патента: 1119027

Опубликовано: 15.10.1984

Авторы: Карасев, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...мультиплексоров и является выходом разрешения ввода процессора, выходы разрядов третьей группы сдвигового регистра подключены к соответствующим выходам второго элемента ИЛИ, выход которого подключен к управляющему входу четвертого мультиплексора и является выходом разрешения вывода процессора, первым и вторым входами задания адреса которого являются вторые информационные входы соответственно третьего и четвертого мультиплексоровна фиг,4 - то же, блока синхрониза" ции.Процессор БПФ (фиг. 1) содержит мультиплексор 1, блоки 2 и 3 (оперативной) памяти, мультиплексор 4, арифметический блок 5, регистры 6, 7 адреса и блок 8 постоянной памяти, мультиплексоры 9 и 10, регистр 11 адреса (постоянной памяти), элементы ИЛИ 12 и 13. Формирователь 14...

Номер патента: 1119028

Опубликовано: 15.10.1984

Авторы: Виксна, Грудулис, Элстс

МПК: G06F 17/18

Метки: плотности, распределения, сигнала, случайного

...из сумма тора, элемента памяти и квадратора,вход которого подключен к выходугенератора псевдослучайных чисел,выходы квадратора и элемента памятиподклюЧены соответственно к входам 55сумматора блока статистической оценки,выход которого соединен с информационным входом многоканального накопите 028 2 ля, выход которого подключен к первому входу блока регистрации, второй вход которого соединен с выходом счетчика, выход сумматора подключен к информационному входу аналого-цифрового преобразователя, управляющий вход которого соединен с выходом элемента задержки, а выход через формирователь адреса подключен к адресному входу многоканального накопителя.На чертеже представлена блок-схема устройства.Устройство для определения плотности...

Номер патента: 1119029

Опубликовано: 15.10.1984

Авторы: Генкин, Кириллов, Пешков, Скворцов, Шамова

МПК: G06F 17/18

Метки: амплитуды, оценки, процесса, случайного, узкополосного

...введены преобразователь напряжение-частота, генератор тактовых импульсов, элемент И,элемент задержки, дополнительный счетчик, регистр и управляемый делитель частоты, группа управляющих входов которого соединена соответственно с выходами регистра, информационные входы которого подключены соответственно к выходам дополнительного счетчика, счетный вход которого соединен с выходом элемента И, первый вход которого подключен к генератору тактовых импульсов, а второй вход объединен с входом сброса дополнительного счетчика и входом элемента задержки и подключен к первому выходу компаратора, второй выход которого соединен с входом сброса счетчика и с тактовым входом регистра, выход элемента задержки подключен к входу сброса управляемого...