Цифровой функциональный преобразователь

СООЭ СОВЕТСНИХОСЮВЛМПМНКНИКРЕСПУБЛИН зд С 1 06 Р 7/548 ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСЯОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7 1) Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации(56) 1, Авторское свидетельство СССРВ 983709, кл. 6 06 Г 7/548, 1981,2, Авторское свидетельство СССРВ 955082, кл. б 06 Р 7/548, 1980(54) (57) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр 9схему сравнения, блок памяти и первый арифметический блок, состоящийиз регистра, коммутатора и сумматоравычитателя, выход которого соединенс информационным входом регистрапервого арифметического блока, о т -л и ч а ю щ и й с я тем, что, сцелью расширения класса решаемых задач за счет возможности дополнительного вычисления прямых и обратныхгиперболических функций, н неговведены счетчик, элемент И, триггер,одноразрядный коммутатор и второйарифметический блок, причем вход установки начального адреса преобразователя соединен с установочным входом счетчика, выход которого соединенс адресным входом блока памяти, входустановки преобразователя соедийенс входами установки в ноль счетчика,триггера и регистра, выход которогосоединен с первым входом схемы сравнения, выход которой соединен с пер,.ЯО 119009 А вым информационным входом одноразрядного коммутатора, выход и управляющий вход которого соединены соответственно с информационным входом триггера и первым входом задания режима преобразователя, подключенного к первому входу элемента И, второй вход которого соединен с тактовым входом преобразователя, счетным входом счетчика и тактовым входом триггера, выход элемента И соединен с тактовым входом регистра, установочный вход которого и второй вход схемы сравнения соединены соответственно с первым и вторым входами начальной установки преобразователя, причем в 3 первом арифметическом блоке вход установки и выход регистра соединены сооветственно с,третьим входом начальнои установки преобразователяи первым информационным входом сумматора-нычитателя, второй информационный вход которого соединен свыходом блока памяти, тактовый водрегистра первого арифметическогоблока соединен с выходом коммутатора,управляющий вход, первый и второйинформационные входы которого соединены соответственно с первым входом задания режима преобразователя, так"товым входом преобразователя и оыходом триггера, подключенным к управляющему входу сумматора-вычитателя первого арифметического блока,разрядный выход и выход знака которого соединены соответственно с выхо. дом преобразователя и вторым информационным входом одноразрядногокоммутатора, второй арифметическийблок содержит регистр, четыре сдни1119 109 гателя, два сумматора по модулю два,два сумматора"вычитателя и блок деления, выход которого соединен с выходом преобразователя, информационным входом регистра преобразователяи информационным входом регистравторого арифметического блока, установочный и тактовый входы которогосоедийены соответственно с первымвходом начальной установки и тактовымвходом преобразователя, выходы первого и второго сдвигателей соединены соответственно с первым и вторыминформационными входами первого сумматора-вьиитателя, выход которогосоединен с первым входом блока деления, второй вход которого соединен свыходом второго сумматора-вычитателя,первый и второй информационные входы которого соединены с выходамисоответственно третьего и четвертого сдвигателей, тактовые входы сдвигателей соединены с тактовым входомпреобразователя, второй вход заданиярежима преобразователя соединен спервыми управляющими входами первого 1 Изобретение относится к области вычислительной техники и может бытьприменено в качестве спецпроцессорав комплексе с ЦВМ для оперативноговычисления прямых и обратных тригонометрических и гиперболических функций. Известно устройство, содержащее сумматор-вычитатель, два суммирующих 1 О счетчика, группы элементов И, элементы ИЛИ и реверсивный счетчик, причем выходы первого суммирующего счетчика соединены с управляющими входами элементов И второй группы, выходы 15 которых соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом сумматора-вычитателя, а вход первого суммирующего счетчика соединен с входом устрой ства и первым входом сумматора-вьиитателя 11.Недостатком известного устройства являются ограниченные функциональные воэможности: в устройстве не вычис и четвертого сдвигателей и первымивходами первого и второго сумматоровпо модулю два, вторые входы которыхсоединены с выходом триггера, третийвход задания режима преобразователясоединен с вторыми управляющими входами первого и четвертого сдвигателей, информационные входы второго ичетвертого сдвигателей соединены свыходом регистра второго арифметического блока, вход обнуления которого соединен с входом установки преобразователя и входами установки вноль сдвигателей и сумматоров помодулю два, четвертый и пятый входызадания режима преобразователя соединены соответственно с первыми ивторыми управляющими входами второго и третьего сдвигателей, информационные входы которых соединены свходом логической единицы преобразователя, выходы сумматоров по модулюдва подключены к управляющим входамсоответствующих сумматоров-вычитателей второго арифметического блока. 2ляются тригонометрические и гиперболические функции.Наиболее близким к данному является цифровой функциональный преобразователь, содержащий блок управления, регистр, схему сравнения, блок памяти и арифметический блок, содержащий четыре регистра, коммутатор, блок умножения и сумматор-вычитатель, вход которого соединен с выходом блока умножения, входы которого соединены с выходами коммутатора и пер- вого и второго регистров, тактовые входы которых соединены с первым выходом блока управления и тактовым входом третьего регистра, выход сумматора-вьиитателя соединен с входами первого, четвертого регистров и первым входом схемы сравнения, второй вход которой соединен с входом преобразователя, второй выход блока управления соединен с управляющим входом коммутатора и сумматора-вьиитателя и тактовыми входами третьего и четвертого регистров арифметическо1119 зго блока, выход регистра преобразователя через блок памяти соединен с информационным входом коммутатора, входы блока управления соединены с выходами сумматора-вычитателя и третьего регистра : 3.Недостатком известного преобразователя является невозможность вычисления прямых и обратных гиперболических функций. 10 5 20 Цель изобретения - расширениекласса решаемых задач эа счет возможности дополнительного вычисленияпрямых и обратных гиперболическихфункций.Поставленная цель достигается тем,что н цифровой функциональный преобразователь, содержащий регистр, схему сравнения, блок памяти и первыйарифметический блок, состоящий изрегистра, коммутатора и сумматора-нычитателя, выход которого соединен синформационным входом регистра первого арифметического блока, дополнительно введены счетчик, элемент И,триггер, одноразрядный коммутатор ивторой арифметический блок, причемвход установки начального адресаЬреобразователя соединен с установочным входом счетчика, выход которогосоединен с адресным входом блока памяти, вход установки преобразователясоединен с входами установки в нольсчетчика, триггера и регистра, выход которого соединен с первым вхо- З 5дом схемы сравнения, выход которойсоединен с первым информационным входом одноразрядного коммутатора, выход и упранляющиц вход которого соединены соответственно с информационным входом триггера и первым входомзадания режима преобразователя,подключенного к первому входу элемен та И, второй вход которого соединенс тактовым входом преобразователя, 45счетным входом счетчика и тактовымвходом триггера, выход элемента Исоединен с тактовым входом регистра,установочный вход которого и второйвход схемы сравнения соединены состветственцо с первым и вторым входаминачальной установки преобразователя,причем н первом арифметическом блоке вход установки и выход регистрасоединены соотнетственно с третьим 55входом начальной установки преобразователя и первым инФормационнымвходом сумматора-вычитателя, второй009 4 информационный вход которого соединен с выходом блока памяти, тактовый вход регистра первого арифметическо" .го блока соединен с выходом коммутатора, управляющий вход, первый и второй информационные входы которого соединены соответственно с первым входом задания режима преобразователя., тактовым входом преобразователя и выходом триггера, подключенным к управляющему входу сумматора-вычитателя первого .арифметического блока, разрядный выход и выход знака которого соединены соответственно с ыходом преобразователя и вторым. нформационным входом одцоразрядноо коммутатора, второй арифметичесий блок содержит регистр, четыре сднигателя, дна сумматора по модулю два, два сумматора-нычитателя и блок деления, выход которого соединен с выходом преобразователя, информационным входом регистра преобразователя и информационным входом регистра второго арифметического блока, установочный и тактовый входы которого соединены соответственно с первым входом начальной установки и тактовым входом преобразователя, выходы первого и второго сдвигателей соедицецы соответственно с первым и вторым информационными Входами первого сумматора-нычитателя, выход которого соединен с первым входом блока деления, второй вход которого соедицен с выходом второго сумматора-нычитателя, первый.и второй инФормационные нходы которого соединены с выходами соответственно третьего и четвертого сдвигателей, тактовые входы сдвигателей соединены с тактовым входом преобразователя, второй вход задания режима преобразователя соединен с первыми управляющими входами первого и четвертого сдвигателей и первыми входами перного и второго сумматоров по модулю дна, вторые входы которых соединены с выходом триггера, третий вход задания режима преобразователя соединен с вторыми управляющими входами первого и четвертого сднигателей, информационные входы второго и четвертого сдвигателей соединены с выходом регистра второго арифметического блока, нход обнуления которого соединен с входом установки преобразователя и входами установки в ноль сднигателей и сумматоров по модулю дна, четвер(18) 1( -11 д (у = 1 с( с(,тый и пятый входы задания режима преобразователя соединены соответственно с первыми и вторыми управляющимивходами второго и третьего сдвигателей, информационные входы которых 5соединены с входом логической единицы преобразователя, выходы сумматоров по модулю два соединены с управляющими входами соответствующих сумматоров-вычитателей второго арифметического блока.На фиг. 1 представлена блок-схема преобразователя, на фиг. 2 и 3блок схема первого и второго арифметических блоков. 15Цифровой Функциональный преобразователь содержит арифметическиеблоки 1 и 2, блок памяти 3, счетчик4, одноразрядный коммутатор 5, схемусравнения 6, регистр 7, элемент 8,триггер 9, входы начальной установки 10-13, выходы 14, 15, тактовыйвход 16, входы задания режима 17 -21, вход установки 22,Первый арифметический блок (фиг,2) 25содержит сумматор-вычитатель 23,регистр 24, коммутатор 25, входы 2629.Второй арифметический блок (фиг.3)содержит сумматоры-вычитатели 30 и 303 1, блок деления 32, регистр 33,сумматоры по модулю два 34 и 35,сдвигатели 36-39, входы 40-47.Преобразователь реализует за 12тактов вычисление следуюшИх Функциональных зависимостей у = 1,агсФу, х = с(, с( =асх, у == агсЬ х.В основу построения устройства 40положены следующие выражения.Вычисление функции У = 1с, О сс - (1 )реализуется по выражению у, =19(. + +Ы; ),представленному как-1 при С. С Оо(-Ы 1 Г" р ),12 и Вычисление фцнкции х = 1 Ьс(, 0 К с 2 си-ЯЬ 2 реализуется по выражению х =1(у 1+Ы), представ- пенному как9 1119 (2). На тактовый вход 1 б подается импульс, по переднему фронту которого в триггер 9 записывается, поступающее с его выхода на управляющие входы 28 и 40 первого 1 и второго 2 арифметических блоков, Кроме того, в регистр 24 из выхода 14 записывается значение с(вычисленное по выражению (4), а в счетчик 4 добавля" ется единица, благодаря чему из бло ка памяти 3 по очередному адресу считывается следующее значение Кроме того, вычисляемое значение у записывается в регистр 33 этого же блока. На этом заканчивается пер вый такт работы, после чего в схеме снова протекает переходной процесс, Аналогично на каждом 1-м такте на тактовый вход 16 подается очередной импульс, по переднему фронту которо го значение Г(, вычисленное в первом арифметическом блоке 1 по выражениям (3), (4), записывается в триггер 9, значение у 1, вычисленное во втором арифметическом блоке 2, 25 записывается в регистр 33 этого же блока, значение сф", вычисленное по выражению (4) в первом арифметическом блоке 1, записывается в регистр 24 этого же блока, а в счетчик 4 добавляется очередная единица( благодаря чему новое значение У + из блока памяти 3 поступает на вход первого арифметического блока После реализациитактов на выходе 15 преобразователя образуется по вы ражению (2) искомое значение у.Режим вычисления х =сМ , На входы 17, 18, 20, 21 подается нулевой сигнал, на вход 19 - единичный сигнал, на входы 11 и 12 подаются ис 40 ходные значения (и записываются соответственно в регистры 24, 33 первого 1 и второго 2 арифметических блоков) сС и х. Благодаря этому в пер 45 вом арифметическом блоке 1 моделируются выражения (12), (13), а во втором - выражение (11). Вычислительный процесс реализуется аналогично.50Режим вычисления у = с 1 с. На входы 17, 18, 19, 21 подается нулевой сигнал, а на вход 20 - единичный. Первый 1 и второй 2 арифметические блоки реализуют цьгражния (21), (22) 55 и (20) соответственно, На входы 11 и 12 подаются (и записываются в регистры 24, 33) значения сс и у. Вы 009Очислительный процесс реализуется аналогично вычислению функции у щФр.Режим вычисления х = сФ 1 Ы. На входы 17-21 подаются соответственно нулевые и единичный сигналы. На входы 11 и 12 подаются (и записываются в регистры 24, 33) значения о( и х. Пер. вый 1 и второй 2 арифметические блоки реализуют выражения (3 1), (32) и (30) соответственно. Вычислительный процесс реализуется аналогично.Вычисление функции Ы =с(гс 1 у. На вход 17 подается единичный сигнал, благодаря которому вход 28 соединяется с выходом коммутатора 25. Подается разрешение на элемент И 8 и управляющие входы 28 и 40 подключаются через триггер 9, выход и первый вход одноразрядного коммутатора 5 к выходу схемы сравнения б. В счетчик 4 через вход 10 заносится адресопервого значения, на вход 11 поцается ноль, на вход 12 подается и записывается в регистр 7 уо, а на вход 13 подается и хранится в течение всего цикла работы исходное значение у. После этого в схеме протекает переходной процесс. В первом 1 и втором 2 арифметических блоках соответственно моделируется выражения (6) и (9), а в схеме сравнения б - выражения (7), (8) . После окончания переходного процесса на выходе второго арифметического блока 2 образуется по выражению (9) значе" ние у " на выходе схемы сравнения 6 по выражению (7) значение Е " После этого на тактовый вход 16 подается импульс, по переднему фронту которого значение у записывается в регистр 7, значение Е" записывается в триггер 9, а по заднему фронту значение МО с выхода блока памяти записывается в регистр 24На этом заканчивается первый такт работы, после чего в устройстве снова протекает переходной процесс. После реализации 12 тактов на первом выходе 14 по выражению (6) образуется искомое значение с( .Режим вычисления ос =мгс 1 Ь х. На входы 17, 19 и 18, 20, 21 подаются единичные и нулевые сигналы. На входы 11-13 подаются соответственно "0", "хо" и "х". Первый 1 и второй 2 арифметические блоки реализуют выражения (15) и (18), а схема срав11 11 нения 6 - соответственно ( 16), ( 17), Далее вычислительный процесс реализуется аналогично вычислению функции М дгФ,у.Режим вычисления о( =югер у, На входы 17, 20 и 18, 19, 21 подаются единичные и нулевые сигналы. На входы 11-13 - соответственно "0", "у", и "у". Первый 1 и второй 2 арифметические блоки реализуют выражения (24) и (27). Схема сравнения 6 реализует выражения (25 и 26). Вычислительный процесс осуществляетсяаналогично.Режим вычисления о =агссФЬ х. Единичные и нулевые сигналы подаются на входы 17, 21 и 18, 19, 20 соответственно. На входы 11-13 подаются значениФ "0", "хо" и "х", Первый 1 и второй 2 арифметические блоки настраиваются на моделирование выра 19009 12жений (34) (37), а в схеме сравненияб реализуются зависимости (35, 36).Вычислительный процесс осуществляет"ся аналогично.Длительность каждого такта в предлагаемом устройстве равна временипереходного процесса в схеме. Такимобразом, любая из рассмотренных функ.Фций может быть вычислена за единицы 10 микросекунд. В преобразователе управление вычислительным процессом состоит в подачеимпульсов на тактовый вход устройства. Это способствует применению устройства в качест ве спецпроцессора в составе вычислительных систем для рвали чации вычислений в натуральном масштабе времени,например управления технологическимипроцессами или динамическими объек ,тами в режиме их нормального функционирования.1119009 7 г г,З Корр ект еонт 1 о Заказ 7454/36ВНИИПИ Тираж 698Государственного комитета СС делам изобретений и открытий Москва, Ж, Раушская наб.,но