Преобразователь параллельного кода в последовательный

СОНИ СОВЕТСКИХсс/а/РЕСПУБЛИК 13 256 Г 5 04 Н ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпО делАм изОБРетений и ОткРытий(56) 1. Авторское свидетельство СССР 1 Ф 217712, кл, 6 06 Р 5/04, 06.02.67,2.,Авторское свидетельство СССРР 860056, кл. С 06 Р 5/04, 06.08.79 (прототип).(54)(57) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий первый регистр сдвига, входы разрядов которого соединены с соответствующими входными шинами, первый генератор импульсов, выход которого соединен с входом сдвига первого регистра сдвига, дешифратор нуля, первый выход которого соединен с первым входом первого генератора импульсов, и коммутатор, о тл и ч а ю щ и й с я тем, что, сцелью расширения функциональных возможностей, в него введены счетчик, дешифратор, второй генератор импульсов и второй регистр сдвига, входы разрядов которого соединены с соответствующими входными шинаЯО 1119002 ми, а выходы - с входами дешифратора нуля, первый выход которого под,ключен к первому управляющему выхо"ду преобразователя и управляющемувходу дешифратора, а второй выходсоединен с входом второго генератора импульсов, выход которого соединен с входом сдвига второго регистра сдвига.и входом прямого счетасчетчика, вход обратного счета которого соединен с выходом первогогенератора импульсов, при этомвыход переполнения счетчика подключен к второму входу первого генератора импульсов и второму управляющему выходу преобразователя, а выходы разрядов счетчика соединены свходами дешифратора, выходы которого соединены с управляющими входами коммутатора, информационные входы которого соединены с выходамиразрядов первого регистра сдвига,кроме выхода младшего разряда, авыход коммутатора соединен с выходом преобразователя, кроме того, установочные входы первого и второгорегистров сдвига, счетчика и дешифратора подключены к установочномувходу преобразователя,119002 2 5 10 15 20 25 30 40 45 Цель изобретения - расширение. функциональных возможностей преобразователя.Поставленная цель достигается тем, что в преобразователь параллельного кода в последовательный, содержащий первый регистр сдвига, входы разрядов которого соединены с соответствующими входными шинами, первый генератор импульсов, выход ко 50 1 1Изобретение относится к импульсной технике и может найти применение в системах передачи данныхпо цифровым каналам с преобразованием параллельного кода в последовательный,Известен преобразователь параллельного кода в последовательный,содержащий регистр сдвига, дешифратор нуля, выкоды которого соединены с выкодами разрядов регистрасдвига, эа исключением старшего,генератор импульсов, управляющийвход которого соединен с выходомдешифратора нуля, а выкод генератора импульсов соединен с входомсдвига, выход старшего разряда регистра сдвига соединен с информационным выходом преобразователя13.Недостаток данного преобразователя состоит в невозможности преобразования чисел с различными форматами (различным числом разрядов).Наиболее близким к изобретениюявляется преобразователь параллельного кода в последовательный, содержащий первый регистр сдвига,Входы разрядов которого соединеныс соответствующими входными шинами,первый генератор импульсов, выходкоторого соединен с входом сдвигапервого регистра сдвига,. дешифратор нуля, первый выход которого соединен с первым входом первого генератора импульсов, а входы с выхода-,ми разрядов регистра сдвига, и комму.татар, выходы которого соединены ссоответствующими разрядами регистрасдвига 2 3.Недостатками известного преобра-зователя являются сложность записив регистр сдвига кода при измененииего формата (те. сложность совмещения старшего разряда формата кодас ь -ым разрядом регистра сдвига приизменении первого), необходимостьпредварительной информации о форма"те преобразуемого кода. торого соединен с входом сдвигапервого регистра сдвига, дешифраторнуля, первый выход которого соединенс первым входом первого генератораимпульсов, и коммутатор введенысчетчик, дешифратор, второй генератор импульсов и второй регистр сдвига, входы разрядов которого соединены с соответствующими входными шинами, а выходы - с входамидешифратора нуля, первый выход которого подключен к первому управляющему выходу преобразователя иуправляющему входу дешифратора, авторой выход соединен с входом второго генератора импульсов, выход которого соединен с входом сдвига второго регистра сдвига и входом прямого счета счетчика, вход обратногосчета которого соединен с выходомпервого генератора импульсов, приэтом выход переполнения счетчикаподключен к второму входу первогогенератора импульсов и второму управляющему выходу преобразователя,а выходы разрядов счетчика соединены с входамн дешифратора, выходыкоторого соединены с уцравлякццимивходами коммутатора, информацИонныевходы которого соединены с выходамиразрядов первого регистра сдвига,кроме выхода младшего разряда, а выход коммутатора соединен с выходомпреобразователя, кроме того, установочные входы первого и второгорегистров сдвига, счетчика идешифратора подключены к установочномувходу преобразователя,На чертеже приведена блок-схема преобразователя.Выходы разрядов счетчика 1 соединены с входами дешифратора 2, выхо-, ды которого соединены с управляющими входами коммутатора 3 Информационные входы последнего соединены свыходами разрядов первого регистра 4 сдвига, кроме младшего разряда. Входы дешифратора 5 нуля соединены с выходами разрядов второго регистра 6 сдвига. Первый вход первого генератора 7 импульсов и вход,вто". рого генератора 8 импульсов соединены соответственно с первыми вторым выходами дешифратора 5 нуля. Входы разрядов регистров 4 и 6 сдвига соединены с соответствующими вход" ными шинами 9, выход коммутатора 3 соединен с выходом 10 преобразовате3 1 ля, первый выход дешифратора 5 нуля соединен с управляющим входом дешифратора 2 и первым управляющим выходом 11 преобразователя. Выход переполнения счетчика 1 соединен с вторым входом первого генератора 7 импульсов и вторым управляющим выходом 12 преобразователя. Установочный вход 13 преобразователя соединен с установочными входами счетчика 1, дешифратора 2 и регистров 4 и 6 сдвига. Выходы первого и второго генераторов 7 и 8 импульсов соединены с входами обратного и прямого счета счетчика 1, соответственно, а также с входами сдвига первого и второго регистров 4 и 6 сдвига соответственно.Коммутатор 3 выполнен на логических элементах И и ИЛИ и осуществляет коммутацию выхода одного из разрядов регистра 4 сдвига на выход 10 преобразователя в соответствии с кодом на выходе дешифратора 2.Преобразователь работает следую щим образом.Преобразуемый параллельный код вводится с входных шин 9 в разряды первого 4 и второго регистров 6 сдвига. Разряды преобразуемого кода и разряды первого и второго регистров 4 и 6 сдвига совмещаются по первому (младшему) разряду. При этом дешифратор 5 нуля снимает запрещающий потенциал с второго генератора 8 импульсов, так как содержимое разрядов второго регистра 6 сдвига не является нулевым, на первом же генераторе 7 импульсов запрещающий потенциал с первого выхода дешифратора 5 нуля присутствует. Импульсы максимальной частоты с выхода второго генератора 8 импульсов поступают на вход сдвига второго регистра 6 сдвига и на вход прямого счета счетчика 1, Сдвиг продолжается до тех пор, пока все разряды второго регистра 6 сдвига не обнулятся, С второго выхода дешифратора 5 нуля на второй, генератор 8 импульсов подается запрещающий потенциал, а с.первого .ге 119002 4 35 50 5 1 О 15 20 25 30 40 нератора 7 импульсов запрещающийпотенциал снимается, В то же времяпо отрицательному перепаду напряжения на первом выходе дешифратора5 нуля происходит дешифрация содержимого счетчика 1 дешифратором2. Содержимое счетчика 1 соответствует формату преобразуемого кода,записанного в первый регистр 4сдвига. Коммутатор 3 производиткоммутацию вьмода одного из разрядов первого регистра 3 сдвига навыход О преобразователя в соот"ветствии с кодом на выходе дешиф"ратора 2. С выхода первого гене 11 атора 7 импульсов тактовые импульсыпоступают на вход сдвига первогорегистра 4 сдвига и на вход обратного счета счетчика 1. Сдвиг преобразуемого кода в первом регистре4 сдвига продолжается до тех пор,пока все разряды счетчика 1 не обнулятся. Зто происходит тогда, когда весь записанный в первый регистр 4 сдвига параллельный кодвыдается с соответствующего разряда на выход 10 преобразователя. Свыхода переполнения счетчика 1 напервый генератор 7 импульсов подает"ся запрещающий потенциал и генератор 7 прекращает продвижение кодапо первому регистру 4 сдвига.Отрицательный перепад напряженияна выходе 11 характеризует началопреобразования, а отрицательныйперепад напряжения на выходе 12 "конец преобразования. Это дает воэ"можность зафиксировать начало и конец любой кодовой посылки на выходе 10.После каждого преобразования необходимо подать на вход 13 импульсначальной установки,Изобретение обеспечивает преобразование параллельного кода в последовательный без предварительнойинформации о формате первого, а также устраняет необходимость совмещения старшего разряда формата кодас о -ым разрядом регистра сдвигапри изменении формата кода, что расширяет функциональные возможностиустройства.1119002 ь О. РевинскКастелевич Сост Воловик ТехрРедакт орректор О. Бил одписно К илиал ППП "Патент", г. Ужгород, ул, Проектная,7454/36 Тираж 698 ВНИИПИ Государственного копо делам изобретений и 13035, Москва, Ж"35, Раушска ета СССР крытий аб., д. 4/5