Устройство управления памятью

.йг ЕТЕЛЬСТВ АВТОРСКОМ Запольсруков зация вычир", 1972,икаи выход са тр ичныйым од вой отоГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОЙСТВО УПРАВЛЕНИЯПАМЯТЬЮ, содержащее триггер индции запросов, первый элемент Ипервую линию задержки, первыйкоторой соединен с входом сброгера индикации запросов, единвыход которого соединен с перввходом первого элемента И, выхкоторого соединен с входом перлинии задержки, второй выход крой подключен к первому выходу,80, 1119020 Д устройства, тактовый вход устройства соединен с вторым входом первого элемента И, запросный вход устройства подключен к единичному входу триггера индикации запросов, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит второй элемент И, триггер управления паузой и вторую линию задержки, причем первый управляющий вход устройства соединен с входом второй линии задержки, пер" вый выход которой соединен с вторым выходом устройства, второй выход второй линии задержки соединен с входом сброса триггера управления паузой, единичный вход которого соединен с выходом второго элемента И, первый вход которого подключен к третьему выходу первой линии задержки, второй вход второго элемента ИМ соединен с вторым управляющим входом устройства, единичный выходФаад триггера управления паузой подключен к третьему выходу устройства.Ф1 1119Изобретение относится к вычислительной технике и может быть применено в устройствах обработки ин" формации.Известно устройство управления обращением к памяти, применяемое в5 цифровых вычислительных машинах, в котором цикл оперативной памяти значительно больше цикла процессора, содержащее блок управления распредеУ 10 литель и генератор Г 13.Недостатком данного устройства является фиксированный цикл памяти и невозможность подключения оперативной памяти с другим циклом обра 15 щения .Известно устройство управления обращением к памяти, содержащее блок управления, распределитель,генератор, узел индикации свободной эоны памяти и узел задержки 1 2 1,20Недостатком известного устройства являются затраты на оборудование из-за необходимости управления выработкой тактовых импульсов, причем25 затраты возрастают пропорционально количеству вырабатываемых тактовых импульсов. Кроме того, время останова кратно циклу синхронизации,что приводит к значительным потерям быстродействия, когда цикл обращения к памяти не кратен циклу синхронизацииНаиболее близким к изобретению является устройство управления обращением к памяти, содержащее эле- З 5 мент пусков памяти И, первый вход которого соединен с первым выходом линии задержки, второй выход которой соединен с вторым выходом устройства, вход линии задержки соединен с вы ходом элемента пусков памяти И 13 .Недостатком данного устройства является то, что при наличии буфера оперативной памяти данное устройство не обеспечивает управление, так 45 как оно лишь определяет когда можно выдать запрос к памяти после послед. него запроса, т.е; устройство по запросу памяти организует необходимую паузу, в течение которой опера тивное запоминающее устройство (ОЗУ) выполняет операцию, а при наличии буфера, если затребованные данные йаходятся в нем, пауза не нужна, так.как обращения к ОЗУ. нет. 55Кроме того, применение буферной памяти требует дополнительного устройства управления, взаимодейст 020 1вующего с данным устройством, т,е.требует дополнительных аппаратурныхзатрат.Цель изобретения - сокращениеоборудования.Поставленная цель достигаетсятем, что в устройство управленияпамятью, содержащее триггер индикации запросов, первый элемент И ипервую линию задержки, первый выходкоторой соединен с входом сброса триггера индикации запросов, единичныйвыход которого соединен с первымвходом первого элемента И, выходкоторого соединен с входом первойлинии задержки, второй выход которой подключен к первому выходу устройства, тактовый вход устройствасоединен с вторым входом первогоэлемента И,запросный вход устройстваподключен к единичному входу триггера индикации запросов, введены второйэлемент И,триггер управления паузойи вторую линию задержки, причемпервый управляющий вход устройствасоединен с входом второй линиизадержки, первый выход которого соединен с вторым выходом устройства,второй выход второй линии задержкисоединен с входом сброса триггерауправления паузой, единичный входкоторого соединен с вьжодом второго элемента И, первый вход которогоподключен к третьему выходу первойлинии задержки, второй вход второгоэлемента И соединен с вторым управляющим входом устройства, единичныйвьжод триггера управления паузойподключен к третьему выходу устройства.На фиг.1 приведена общая схемаустройства; на фиг.2 - временнаядиаграмма, поясняющая работу устрой-ства,Устройство управления памятью(фиг.1) содержит триггер 1 индикации запросов к памяти, первый элемент И 2, первую линию 3 задержки,второй элемент И 4, триггер 5 управления паузой и вторую линию 6задержки, тактовый вход 7, запросный вход 8, первый управляющийвход 9, второй управляющий вход 10,первый выход 11, второй выход 12и третий выход 13.3Триггер 1 индикации запросовк памяти предназначен для запоминания запроса к оперативной памяти (ОП), сгенерированного устрой30 3 11190ством обработки информации и поступившего на запросный вход 8 устройства.Первая линия 3 задержки предназначена для формирования временнойдиаграммы, необходимой для обработки5запроса к ОП.Триггер 5 управления паузой предназначен для организации паузы, втечении которой оперативное запоминающее устройство выполняет заданнуюему операцию.Вторая .линия 6 задержки предназначена для формирования временнойдиаграммы, необходимой для приемаданных из ОЗУ и завершения обработкизапроса к ОП.Устройство работает следующимобоазом.Устройство обработки информации, с которым соединено предлагаемое устройство, управляется микропрограммно. Микрокоманда обращенияк ОП и выполняется за два цикла:Ц 1 и Ц 2 (Фиг.2). Рассмотрим микрокоманду А (микрокоманда обращения кОП), по которой в начале Ц 1 на запросный вход 8 устройства поступаетсигнал, указывающий, что сгенерирован запрос к ОП, который устанавливает триггер 1 индикации запросовк памяти (фиг. 1), В этом случаетактовый импульс (ТИ), поступившийс тактового входа 7 устройства,пройдя через первый элемент И 2,поступает на вход первой линии 3 задержки. Первая линия 3 задержкиформирует серию импульсов (фиг.2),поступающих на первый выход 11 устройства. Данная серия импульсовпоступает в устройство обработки 40информации и определяет временнуюдиаграмму, необходимую для обработки запроса к ОП (управление буферомОП, запуск операции для ОЗУ).Пусть устройство обработки (имеющее в своем составе буфер ОП) определило, что запрашиваемых данныхв буфере нет, т.е. необходим запрос к ОЗУ, В этом случае на второйвход 1 О устройства поступает сигнал, 50который разрешает лрохожцение импульса с третьего выхода первойлинии 3 задержки через второй элемент И 4 на установочный вход триггера 5 управления паузой, устанавливая его в единичное состояние.Выход триггера 5 управления паузойпоступает на третий выход 3 20 4устройства и далее в устройство обработки, переводя его в состояние"Останов" после цикла Ц. Таким образом, организуется пауза между циклами Ц 1 и Ц 2.По запущенной развертке (первыйвыход 1.1) устройство обработки информации вьщает необходимую для запуска операции в ОЗУ информациюи управление. ОЗУ выполняет операциюи после ее завершения вьщает сигнал(импульс), поступающий на первыйвход 9 устройства, соединенного свходом второй линии 6 задержки, накоторой формируются серия импульсов,поступающих на второй выход 12 устройства, а также вырабатывается сигнал,поступающий на триггер 5 управленияпаузой и сбрасывающий его. Такимобразом, устройство обработки информации выводится из состояния Остаунов пауза завершается и обрабатывается Ц 2 микрокоманды Я . По запущенной развертке (второй выход 12),устройство обработки осуществляетприем из ОЗУ информации, ее буферизацию в буфере ОП. В цикле Ц 2 осуществляется передача информации врегистры устройства обработки,считывание следующей микрокоманды.Первый выход первой линии 3 задержки соединен с входбм сбросатриггера 1 индикации запросов к памяти - эта цепь служит для установки в начальное состояние триггера 1.Рассмотрим случай, когда микрокоманда обращения к ОП не требуетзапроса к ОЗУ, т.е. запрошенные данные имеются в буфере ОП (микрокоманда В Фиг.2).Аналогично (как в микрокоманде 4происходит. формирование серии импульсов первой линии 3 задержкипоступающих на первый выход 11 устройства. Однако, так как микрокоманда В не требует запроса к ОЗУ, навтором входе 10 .устройства отсутствует сигнал и поэтому блокируется прохождение импульса с третьего выходапервой линии 3 задержки через второйэлемент И 4. Поэтому триггер 5 управления паузой не устанавливается вединичное состояние, следовательноустройство обработки информациипосле завершения цикла Ц 1 сразу женачинает цикл Ц 2, т.е. отсутствуетпауза между циклами.По запущенной развертке (первыйвыход устройства 11) осуществляется1119020 Составитель В. КТехред С,Мигунова Тяско рре Тираж 698 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушс"Патент Ужгород, ул. Проект иал считывание и прием информации из буфера ОП.Таким образом, предлагаемое устройство позволяет выполнять микро- команду обращения к ОП (состоящую из двух циклов) или с паузой между циклами (4, фигЛ) или без паузы (5). Микрокоманда В используется когда нет запроса к ОЗУ (т.е. затребованные данные находятся в буфере ОП). Микрокоманде А используется когда есть запрос к ОЗУ. Причем длительность паузы между циклами определяется ОЗУ сигналом, поступающим на первый вход 9 устройства. Тем самым, если ОЗУ не может сразу же выполнить заданную ему операцию (например, идет процесс регенерации в динамическом ОЗУ), то пауза затягивается на время занятости ОЗУ и оканРедактор И. Воловик чивается после завершения операции в ОЗУ.Технико-экономическая эффективность изобретения заключается в том, что оно позволяет увеличить быстро" действие устройства обработки информации за счет введения буферной памяти.Введение буферной памяти уменьшает время, затрачиваемое на обмен информации между оперативной памятью и устройством обработки.Поэтому увеличивается быстродействие устройства обработки информации, его производительность. Кроме того, длительность паузы определяется ОЗУ, т.е, устройство позволяет подключение ОЗУ с различными характеристиками без каких-либо изменений или регулировок в предлагаемом устройстве.