Преобразователь кодов из остаточной системы счисления в полиадическую

Номер патента: 407301

Автор: Авторы

ZIP архив

Текст

73 Соеоз СоветсайСоциалистическихРеспублик НИЯ ВТОР СКОМУ льстваисимое от авт. свиде М, Кл. С 061 5/02 4061 18-24 аявлено 09 Х.1971 (присоединением заявкириоритет осударственный комитеСовета Министров СССпа делам изобретенийн открытий ДК 681.325.53(088 Бюллетень46 Опубликовано 21.Х.197)ия 28.111.19 ата опубликования опи Авторыизобретени. А. Долинская, Т. А. П Заявител нститут томати ласти вычислиачено для прев системе счис- ОК), в полиадиешанными осно 4) +Изобретение относится к об тельной техники и предназн образования кодов, заданных ления остаточных классов (С ческую систему (в коды со см ваниями - КСО) .Известен преобразователь кодов СОК в поиадическую систему счисления, содержащий одульных суммирующих и табличных схемгде 1 Ч - число модулей СОК),Предложенное устройство отличается тем, что каждый е-й параллельный модульный канал преобразования содержит (1 - 1) табличных схем модульного сложения, блок определения остатка частного содержит (У - 2) табличных схем модульного сложения (где Л) - число модулей входного кода), а каждая табличная схема модульного сложения содержит идентификатор переносов, логическую схему формирования межканального переноса и две схемы перекодирования и свертки, входы первой из которых соединены с выходами операндного дешифратора столбцов, а выходы - со входами вентилей первой групсовская и Ю, П. Соборнико ИЗ ОСТАТОЧНОЙ СИСТЕМЬОЛ ИАДИ Ч ЕСКУЮ пы; входы второи схемы перекодирования и свертки соединены с выходами аперандного дешифратора строк, а выходы - со входами вентилей второй группы; входы идентифика тора переноса соединены со входами межканального переноса, а выходы - со входами вентилей первой группы и логической схемы формирования межканального переноса, с другими входами которой соединены выходы 10 вентилей первой и второй групп и обеих схемперекодирования и свертки; входы табличных схем модульного сложения, соответствующие А-му уровню преобразования с-го параллельного модульного канала преобразова ния, соединены с выходами табличных схеммодульного сложения, соответствующих (й - 1) -му уровню преобразования того же канала; выходы мгжканальных переносов табличных схем модульного сложения -го 20 канала соединены со входами межканальныхпереносов соответствующих табличных схем модульного сложения (1+1)-го канала, входы первой группы табличных схем модульного сложения блока определения остатка частно го соединены с соответствующими шинамивыходного кода, а выходы соединены со входами второй группы табличных схем модульного сложения того же блока.Это позволяет упростить устройство и по высить его быстродействие.55 60 65 3Схема устройства для Лгизображена нафиг. 1; на фиг. 2 изображена схема табличной схемы модульного сложения, а нафиг. 3 - временные диаграммы, поясняющиеработу устройства,Устройство содержит (фиг. 1) табличныесхемы 1 - 13 модульного сложения, причемтабличная схема 1 имеет входы 14, 15 и выходы 16, 17 и образует 11 параллельный модульный канал преобразования (для модуля тз). Табличные схемы 2 и 7 имеют входы18, 19, выходы 20, 21 и входы 22, 23, 24, выходы 25, 26 соответственно и образуют 111 канал преобразования (для модуля тз) Табличные схемы 3, 4, 8 имеют входы 27, 28, 29,выходы 30, 31; входы 32, 33, выходы 34, 35;входы 36, 37, 38, выходы 39, 40 соответственно и образуют 1 Ч канал преобразования (длямодуля т ). Табличные схемы 5 - 10 имеют4гвходы 41, 42, выход 43; входы 4 г, 45, выход 46; входы 47 - 50, выход 51; входы 52,53, 54, выход 55 соответственно и образуютЧ канал преобразования (для модуля т,),Табличные схемы 11, 12, 13 имеют входы 56,57, выход 58; входы 59, 60, выход 61; входы62, 63, выход 64 соответственно и образуютблок определения остатка частного (по первому, например, четному модулю СОК).Коды остатков аг, ааз, а аз СОК подаются по шинам 65 - 69 соответственно. ФорР Гмируемые разряды аг, аз, аз, а 4, азКСО снимаются с шин 70 - 74 соответственно.Шины управляющих сигналов (УС) табличных схем модульного сложения на фиг. 1не показаны.Каждая табличная схема модульного сложения содержит (фиг. 2) операндные дешифраторы строк 75 и столбцов 76 (принятогобазового квадрата арифметической таблицы)с выходами 77 и 78 соответственно, на которые подаются операндные остатки Х и У повходам 79 и 80 соответственно; схему 81 перекодирования и свертки с выходами 82 и 83,схему 84 перекодирования и свертки с выходами 85 и 86; группы вентилей 87 и 88,ключи 89, формирователи 90; идентификаторпереносов 91, со входами 92, 93 межканального переноса и выходами 94, 95, 96; логическую схему 97 формирования межканальпогопереноса с выходом 98 межканального переноса; матрицу выборки 99 со схемами сборки100, трансформаторной линейкой 101, ключами 102 и усилителями считывания 103; шинууправляющих сигналов 104.В описании работы устройства принятыследующие формульные обозначения;тг - взаимно простые модули машиннойСОК; г - порядковый номер модулей, остатков СОК и значений разрядов КСО; аг - остатки СОК; а; - значения формируемыхразрядов КСО; г - номера остатков СОК,участвующих в образовании значения г-гор азр яда КСО; ац - промежуточные остаточ.ные коды, составляющие значения разрядов10 15 20 Отсюда следует, что при однократном использовании каждой табличной схемы в процессе преобразования, максимальная глубина преобразователя при гЧзанимает три уровня, Однократное использование двухоперандных табличных схем позволяет учитывать входной межканальный перенос Ьг г, г з = (д непосредственно при табличной выборке результатов модульного сложения на 2-м и 3-м уровнях преобразования, а учет основно. го переноса Л, г (переполнения по данному модулю) осуществлять в каждой табличной схеме (кроме схем Ч модуля) логическим формированием выходного межканального переноса.Таким образом, общее число связей по входному межканальному переносу для Ч модульного канала достигает трех. Число таких связей для 1 Ч и 111 модульных каналов, равно соответственно 2 и 1.Табличная схема 1 преобразователя реализует сравнение: а: ( а, + а( 50 где а=а,ра также формирует выходноймежканальный перенос. Поскольку результат сложения образуется посредством адресной выборки (адреса - остаточные коды операндов), можно совместить поиск суммы и умножение остатков на константы р и р, простым пересоединением выходов операндных дешифраторов табличной схемы. Табличные схемы 2 и 7 реализуют сравнение:аз: аз+ азг)+ аза+ Лз(лгз 30 35 40 45 4КСО по г-му и младшим (г - 1, , 1) модулям системы; Л; - выходной межканальный перенос из данного в последующий модуль; Л, г - входной межкапальный перенос из предыдущего в данный модуль.Согласно известному алгоритму, значения разрядов КСО определяются сравнением:г - 1аг : Р аг + Ьг г , у = О, 1, 2 , г - 1,у:о г гдеаг. - Ф(аг, а, р, р., юг г = сопз 1);г:о го1гоЛг г : Лг г + Лг ; з; Лг г,г з( г Схема собственно преобразователя для Лгсодержит =10 табличных схем моЛг(М - 1)2дульного сложения.Поскольку табличные схемы являются двухоперандными, то члены правой части сравнения для 7 разряда КСО можно сгруппировать, например, следующим образом,а 5 ( ( (а + аале) + (абаз + абаз)+ад+ 4(щи формируют межканальный перенос Ьз --2= Ьз+ Ьз, где индексы 2 и 7 означают номера табличных схем.Как и в схеме 1, выходы операндных дешифраторов табличных схем 2 и 7 пересоединены для одновременного умножения на константы и, и р 2 соответствуюших остатков.Табличные схемы 3, 4 и 8 реализуют сравнение:а 4 = а 4+ а)+ (а 42+ а 44)+ Ьз(а,и формируют межканальный переносЬз: Ь 4+ Ь 4 + Ь 4,Операндные дешифраторы табличных схем 3и 4 с пересоединенпыми выходами осуществляют также умножение соответствующихостатков на константыР Р 1) Рг РзТабличные схемы 5, 6, 9 и 10 реализуют сравнениеаз = ( а + а,) + (а + а з)( + а 54+ Ь 4 (т,Операндные дешифраторы табличных схем 5, 6 и 10 с пересоединенными выходами осуществляют также умножение соответствующих остатков на константы 14Дополнительный узел для определения остатка частного по четному (первому) т; СОК при магазинном делении числа в СОК на четный модуль, например т,=32, содержит три табличные схемы модульного сложения 11, 12 и 13.Из определения КСО с точностью до целой части имеем:частноет: 1 (а 2 + т 2 аз) + (т 2 тз а 4++ т 2 тт 4 аЗ 1 т Табличные схемы 11 и 12 с пересоединенными выходами операндных дешифраторов для умножения значений разрядов КСО соответственно на т тз т, и т, тз т, реализуют суммы выражений, заключенных в круглые скобки. Схема 13 формирует остаток частного по т, окончательным суммированием выходных результатов табличных схем 11 и 12. Выходы 64 табличной схемы 13 подключаются к кодовым шинам остатков аг. В соответствии с правилами комбинаторики для двухопер анди ых табличных схем число последних в параллельном М-пом канале, форнмирующем ау, равно Л - 1, а в Ю - 11-м канале, формирующем ам г - М - 2, Соответ.твенно число табличных схем на 1-м и 2-м уровнях преобразования в канале Лг - 1 равно или на единицу меньше, чем в канале М, а . максимальная величина межканального переноса в У-й канал равна У - 2, Отсюдамаксимальное число связей со входным единичным межканальным переносом, приходящихся па любую табличную схему 2-го уровня, не превысит 2. Число табличных схем в дополнительном узле, формирующем частное по четному модулю (или любому первому из (т; равно Лг - 2.Лппаратурная минимизация собственно табличных схем модульного сложения осуществлена на основе комплексного использования свойств диагональной симметрии арифметических таблиц и их микроструктурных свойств: однозначности взаимного отображения значений суммы между изотропно расположенными квадратными табличными конфигурациями, начиная с базового квадрата со стороной в 2 значения операндов и более и незначительности объема неравнозначных значений суммы в пределах указанных квадратных конфигураций.Для т;=-2 оптимальная сторона базового квадрата - 2 и число неравнозначных мест 24 - 1, при этом схемно реализуется только 105 узлов таблицы модульного сложения, так как в ней содержится только 7 нетождественных базовых квадратов,Параллельная организация поиска узловых значений модульной арифметической таблицы в группе только неравнозначных мест одного базового квадрата и расшифровки этих мест, в зависимости от номеров групп тождественных базовых квадратов, составляющих таблицу, почти вдвое увеличивают быстродействие табличной схемы сложения,Модификация известной табличной схемы модульного сложения, связанная с необходимостьо умножения при преобразовании в 5 1 О 15 го г 5зо 35 КСО остаточных операндов на константы р и ц;, быстрого учета входного межкапальпого переноса Ь; г и формирования единичного выодного межканального переноса Ь; до получения результата сложения, выполняется следующим образом.Унмножепие операндных остатков Х и У, поступаюгцих по входам 79 и 80 (фиг. 2), на константы р и р; реализуется перекоммутацией выходов операндных дешифраторов 75 и 76 па схемах 81 и 84, обеспечивающих 50 перекодировку остаточных кодов а; в промежуточные коды а, с одновременной сверткой выходных пространственных состояний полных дешифраторов выборки в десятичные номера строк (столбцов) базового квадрата 55модульной арифметическои таблицы. Однонвременно осуществляется свертка и соответствующая перекоммутация кодовых выходов 86 и 83 управления ключами 102 номеров групп базовых квадратов.боУчет входного межканального переносаоЬг:г -- г выполняется введением коррекции2результата модульного сложения, для чего число, например, столбцов принятого базо407301 7 55 60 вого квадрата увеличивается на максимальную величину Л; ь Тогда при выборе по операндным кодам столбца и строки базового квадрата можно произвести одновременное изменение номера столбца на +Л;и в силу свойств модульной таблицы сложения получить тождественное приращение результата.Входы 92, 93 межканального переноса Л; 1 связаны с идентификатором 91, выходы которого 96 (Лг - 1=0), 95 (Лг-- 1) и 94 (Л 4 1=2) подключены к управляющим входам группы вентилей 88; с другими входами тех же вентилей связаны соответствующие выходные цепи 85 схемы 84, чем обеспечивается возбуждение (1+1)-го либо (/8+2)-го формирователя 90 (если операндными кодами без учета входного переноса должен быть выбран Й-й формирователь);, общее число их в табличной схеме увеличивается на гпах(Л; 1), То же максимальное приращение получит число входов в координатно-узловых элементах матрицы выборки 99, определяющей номер состояния (для т,л 2 уже не 15, а 17 состояний), выбранного в расширенном базовом квадрате. В основу формирования табличной схемой выходного межканальпого переноса положено свойство модульной таблицы сложения, в которой непосредственно ниже побочной диагонали лежат остатки суммы, полученные однократным исключением значения данного модуля, что и учитывается как единичный перенос в следующий модульный канал преобразования. Учет каждой единицы входного межканальпого переноса (из предыдущего модульного канала), естественно, вызывает единичный сдвиг вниз от диагональной границы между областями 0-го и 1-го значения выходного межкацальпого переноса.Логическая схема 97 формирования выходного межканального переноса представляет собой сборку элементов типа И в ИЛИ в. Учет входного межканального переноса при окончательном выборе столбца расширенного базового квадрата отражается введением цепей связи между логической схемой 97 и выходами групп вентилей 87 и 88. Учет сдвига диагональной границы арифметической таблицы, обусловленного входным межканальным переносом, реализуется с помощью связей логической схемы 97 с идентификатором переносов 91 по цепям 96, 95 и 94. Выход 98 служит для связи логической схемы 97 с одним из входов 92, 93 идентификатора 91 в табличной схеме следующего модульного канала,Процесс целочисленного преобразования из СОК в КСО реализуется параллельно по й модульным каналам (фиг. 1), Так как значения а 1 и а совпадают, табличные схемы в канале 1 (т,) отсутствуют,С целью сокращения запаздывания на преобразование, работа устройства организована с уплотнением времени, учитывающим реальные задержки формирования и прохождения канальных сигналов по каскадным соединениям табличных схем.Параллелизм канального преобразования 5 обеспечивается при условии, что межканальпый перенос поступает на вход соответствующей табличной схемы одновременно с суммируемыми операндами а. Это достигается разнесением во времени сигналов внешней синхронизации преобразователя с учетом запаздывания на формирование сумм и межканальных переносов в табличных схемах.В собственно преобразователе (фиг. 1) используется, пять управляющих сигналов внешней синхронизации, следующих через временные интервалы т (запаздывание на формирование табличной схемой выходного межканального переноса).Временная диаграмма работы преобразователя представлена на фиг. 3, где сплошными линиями отмечены передние фронты импульсов соответствующих результатов сложения, а пунктирными - передние фронты импуль- СОВ ПЕРЕНОСОВ.До начала и во время преобразования вКСО потенциалы кодов остатков преобразуемого числа поддерживаются на шинах а а 2, а а а, (параллельным статическим регистром).Первыми в момент времени 1, включаются111 и Ъ" модульные каналы преобразователя.При этом внешний управляющий сигнал УС поступает на табличные схемы 2, 5 и 6, на операндные входы 18, 19, 41, 42, 44 и 45 которых поданы соответственно потенциалы остаточных кодов а, и а 8, а, и а 8, а 2 и аз.Следующим (через время т) сигналом УС 2 включаются модульные каналы 11 и 1 Ч. Времени т достаточно, чтобы ко времени запуска канала 1 Ч на выходе 21 схемы 2 канала Ш успел сформироваться частичный межкацаль 2ный перенос Лз. К моменту г 4 - началу формирования табличной схемой 1 на выходе 16 45 кода значения а 2 - потенциалы частичныхсумм и переносов также установятся соответственно на выходах 20, 43, 46, 30, 34 и 17, 31, 35 (фиг, 1, 3). В момент времени 18 сигналом УС, запускаются табличные схемы 7 - 9, а в момент 14 сигналом УС 4 - табличная схема 8. Моменты запуска схем 7 и 8 определяют начало формирования соответР /ственно на выходах 25 и 39 кодов а 8 и а 4,причем частичный межканальпый перенос Л 8на выходе 26 вырабатывается при запускесхемы 8. В момент времени 18 синхросигналом УС 8 запускается схема 10 модульного канала Ч. Одновременно на ее входах 54 и 52 устанавливаются потенциалы частичного8переноса Л 4 (с выхода 40 схемы 8) и частичной суммы (с выхода 51 схемы 9). К моменту времени 17 на выходе 55 схемы 10 появляются кодовые потенциалы значений а 5 и процесс преобразования оканчивается. Та5 10 15 20 25 30 35 40 45 50 55 бО 65 ким образом, общее запаздывание предложенного преобразователя из СОК в КСО при Ж=5 составляет (л=Зт. Потенциалы кодовР l / 1аг а 2 аз, а 4, аз КСО, поступающие на соответствующие шины, могут в дальнейшем запоминаться на статическом регистре.Полученные значения разрядов КСО используются и при магазинном делении остаточного представления числа А на первый модуль СОК (например, четный) для определения остаточного представления частногоАпо этому модулю; -с помощью блокагг 1 я,из схем 11, 12 и 13 (фиг. 1).При подаче в момент 1 г сигнала УС, на схемы 11 и 12 на их выходах 58 и 61 в момент 19 будут сформированы коды частичных суммР Ф1 аз+ т, азт, и т, тз а 4+т, т, т, азт, соответственно. Последние складываются к моменту 1 в синхронизируемой УС 7 схеме 13, на выходе 64 которой и образуетсяТабличная схема модульного сложения в процессе преобразования функционирует следующим образом.Наличие операндных кодов Х и У на входах 79 и 80 приводит в соответствующее активное состояние дешифраторы 75 и 76 (фиг. 2), на единственном выходе каждого из которых появляется потенциал. Через диоды схем 81 и 84 перекодирования и свертки кодов потенциалы по цепям 82, 85 поступают на входы групп вентилей 87, 88 соответственно. Потенциал на выходе одного из вентилей 88 появляется в случае одновременного воздействия управляющего сигнала УС по цепи 104 и потенциала корректировки результата на величину входного переноса по одной из цепей 96, 95 или 94. На входах ключей 89 потенциал запуска появляется при совпадении УС и выходного потенциала схемы 81, воздействующего по цепи 82.Потенциалы, запускающие своим передним фронтом выбранные ключ 89 и формирователь 90, поступают также на входы элементов совпадения логической схемы 97 формирования межканального переноса. На другие входы указанных элементов совпадения соответственно по цепям 86 и 83 через схемы 84 и 81 перекодирования и свертки поступают выходные потенциалы дешифраторов 76 и 75 и по цепям 96, 95 или 94 с идентификатора 91 - потенциал входного межканального переноса. Одновременное воздействие указанных потенциалов на входы логической схемы 97 вызывает появление (через время т после УС) на ее выходной шине 98 сформированного сигнала выходного межканального переноса. При этом потенциал на одной из шин 96, 95 или 94, соответствующий значению входного межканального переноса О, 1 или 2, предварительно вырабатывается схемами совпадения в идентификаторе 91 (из сигналов выходного межканального переноса предыдущего модульного канала, поступающих по входам 92, 93) .Выходные потенциалы схем перекодирования и свертки кодов поступают по кодовым шинам 86 и 83 групп номеров базовых квадратов на входную логику ключей 102. Таким образом, параллельно с выбором ключа 89 и формирователя 90 осуществляется и выбор ключа группы базовых квадратов с тождественными узловыми значениями. На выходе координатно-узлового элемента матрицы 99, общего для включенных схем 89 и 90, возникает токовый импульс, а единственным ключом из ключей 102 к общей земляной шине предварительно подключен только один из диодов сборки 100, связанный с выходом выбранного элемента матрицы 99, и только по одному из кодовых проводов трансформаторной линейки 101 пройдет импульсный ток. Кодовые сигналы выбранного таким образом табличного результата модульного сложения со вторичных обмоток кодовых трансформаторов линейки 101 поступают параллельно на входы усилителей считывания 103, на выходных шинах которых через время т=2 т от момента подачи УС появляются сформированные (по амплитуде и длительности) кодовые сигналы результата модульной операции. Предмет изобретения Преобразователь кодов из остаточной системы счисления в полиадическую, содержащий блок определения частного и параллельные модульные каналы преобразования, выполненные на табличных схемах модульного сложения, каждая из которых содержит операндные дешифраторы строк и столбцов, матрицу выборки со схемами сборки, трансформаторной линейкой, усилителями считывания и ключами, формирователи, входы которых соединены с выходами вентилей первой группы, а выходы - с первой группой входов матрицы выборки, ключи, входы которых соединены с выходами вентилей второй группы, а выходы - со второй группой входов матрицы выборки, отличающийся, тем, что, с целью упрощения устройства и повышения его быстродействия, каждый г-й параллельный модульный канал преобразования содержит (г - 1) табличных схем модульного сложения, блок определения остатка частного содержит (У - 2) табличных схем модульного сложения (где У - число модулей входного кода), а каждая табличная схема модульного сложения содержит идентификатор переносов, логическую схему формирования межканального переноса и две схемы перекодирования и свертки, входы первой из которых соединены с выходами операндного дешифратора столбцов, а выходы - со входами вентилей первой группы, входы второй схемыперекодирования и свертки соединены с выходами операндного дешифратора строк, а выходы - со входами вентилей второй группы, входы идентификатора переноса соединены со входами межканальцого переноса, а выходы - со входами вентилей первой группы и логической схемы формирования межканального переноса, с другими входами которой соединены выходы вентилей первой и второй групп и обеих схем перекодирования и свертки, входы табличных схем модульного сложения, соответствующие Й-му уровню преобразования -го параллельного модульного канала преобразования, соединены с выходами табличных схем модульного сложения, соответствующих (й - 1)-му уровню преобразования того же канала, выходы межканальных переносов табличных схем модульного 5 сложения -го канала соединены со входамимеж кап альных переносов соответствующих табличных схем модульного сложения (+1)-го канала, входы первой группы табличных схем модульного сложения блока 10 определения остатка частного соединены ссоответствующими шинами выходного кода, а выходы соединены со входами второй группы табличных схем модульного сложения того же блока.тавитель В. ИгнатущенкоТехред Л. Богданова Корректоры М. Лейзермаи В, Брыксин ПодписноР Типография, пр. Сапунова,Изд,2092осударственного по делам изо Москва, Ж,Тираж 647комитета Совета Министровретений и открытийРаушская нао., д. 45

Смотреть

Заявка

1684061

Н.А. Долинска Т.А. Пршисовска, Ю. П. Соборников Институт автоматики

Авторы изобретени

МПК / Метки

МПК: H03M 7/18

Метки: кодов, остаточной, полиадическую, системы, счисления

Опубликовано: 01.01.1973

Код ссылки

<a href="https://patents.su/8-407301-preobrazovatel-kodov-iz-ostatochnojj-sistemy-schisleniya-v-poliadicheskuyu.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь кодов из остаточной системы счисления в полиадическую</a>

Похожие патенты