Преобразователь модулярного кода в двоичный код

1238244 управления устройства. Блок 1 хране" ния констант имеет 4 группы выходов первые - выходы выдачи кодов ортонормированных векторов В , вторые - диапазона Р представления чисел, треТаблица 1.т Выходы Адресные входы 1 2 3 4 г О и,В 1 д и, 4 В; Р Р, и,иР Р и О Р Р и Р Р и иВРР Б хБлок 2 перемножения выполнен в ви- де комбинационной схемы. Первый мультиплексор 3 изменяет состояние своих выходов при изменении на единицу кода на управляющих входах. Второй мультиплексор 4 имеет следующую таблицу. переключений (табл. 2).Таблица 2 50 Коммутируемые входы О О 55. О О Величина кода на входах управлениятьи - дополнения . Р диапазона Р,четвертые - числа и оснований.Таблица истинности блока 1хранения констант имеет вид(табл. 1). Накапливающий сумматор 5 имеет разрядность 31 оя М С где И-модуль сумматора, равный М=максо,В;=максЫ;л п РР 1Длительность импульса, генерируемого формирователем 6, немного превышает период следования тактовых импульсов на входе 17. Элемент 7 эквивалентности выдает на выход единичный сигнал при равенстве кодов на входах, Элемечт 12 имеет задержку на один такт.Преобразователь модулярного кодав двоичный код работает следующимобразом.В исходном состоянии триггер 3находится в нулевом состоянии, за238244 формула изобретения держки с В-входом ВБ-триггера. Составитель О, РевинскийРедактор М. Товтин Техред М.Ходанич КорректорТ. Колб Заказ 3304/58 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Импульс с выхода, элемента 10, задержанный на один такт в элементе 12 задержки, чтобы произошло изменение состояниясумматора 5, поступает на В вход ВБ-триггера 13 и сбрасывает его в нулевое .состояние запрещая прохождение тактовых импульсов. На этом работа устройства заканчивается, на шине 16 будет двоичный код числа А.При необходимости оперативной смены оснований модулярного кода в процессе работы устройства на шину 15 управления подается код, определяющийномер нужной системы оснований, а на входные шины - коды вычетов, соответствующие данной системе оснований. Объем памяти блока хранения константопределяется какЯ=БКп+2)ш+С,где Б - количество используемых систем оснований;и - число оснований;гщ;Ра=3.од макс1- число двоичныхразрядов, необходимых для записи В Р, Р;. с = Ход п 1 - число двоичных разрядов,определяемых числом оснований и,Преобразователь модулярного кода в двоичный код, содержащий блок хракения констант, счетчик, накапливающий сумматор, элемент И и ВБ-триггер, Б-вход которого является входом запуска преобразователя, прямойвыход подключен к первому входу элемента И, второй вход которого является тактовым входом преобразователя, а выход подключен к входу синхронизации на-капливающего сумматора, выходы которого являются выходной шиной преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей путем обеспечения смены системы оснований в процессе работы, в него введены первый и второй мультиплексоры, формирователь импульсов, элемент эквивалентности, первый и второй элементы ЗА ПРЕТ, элемент задержки,и блок перемножения, первые входы которого соединены .с соответствующими первыми выходами блока хранения констант, а вторые входы подключены к выходам первого мультиплексора, входы которого являются сооТветствующими входными шинами преобразователя,. а управляющие входы объединены с адресными входами блока хранения констант и 20 первыми входами элемента эквивалент- .ности и подключены к соответствующим выходам счетчика, вход которого соединен с выходом первого элемента ЗАПРЕТ, разрешающий вход которого сое динен с выходом элемента И, запрещаю 1 щий вход объединен с запрещающим входом второго элемента ЗАПРЕТ и,первым управляющим входом второго мультиплексора и подключен к выходу формирователя импульсов, вход которого соединен с выходом переполнения накапливающего сумматора, входы которого подключены к соответствующим выходам второго мультиплЕксора, первые входы которого соединены с выходами блока перемножения, вторые и третьи входы второго мультиплексора подключены к вторым и третьим выходам блока хранения констант, четвертые выходы которого соединены с вторыми входами элемента эквивалентности, выход которого подключен к разрешающему входу второго элемента ЗАПРЕТ, выход которого соединен с вторым управляющим входом второго 45мультиплексора и через элемент за-.