Всесоюзная iтйё tft. gt; amp; ” i-=-
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
365701 Ссаа Соеетскив Социалистические РеспубликОП ИКАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства- Заявлено 19.И,1970 ( 1451728/18-24) М.Кл, 6 061 5,02 с присоединением заявки-Комитет оо делам изобретений и открытий при Совете Министров СССРПриоритет -Опубликовано 081973. БюллетеньДата опубликования описания 18.7.1973 УДК 681,325.53(088.8 едов и Авторыизобретения Я. Акушский, В. М, Амербаев, В, С, Кокорин,Д. И. Юдицкийявител УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПОЗИЦИОННЪХ ПРИЗНАКОВ НЕПОЗИЦИОННОГО КОДАобластичено дляаточных ст ств Изобретение относится к вычислительной техники и предназна преобразования кодов системы ост классов (СОК) в двоичный код.Известно устройство для преобразования кодов СОК в полиадический код, содержащее входной и выходной регистры, блок хранения констант, модульные сумматоры, формирователи переносов.Предложенное устройство отличается тем, 1 что содержит блок последовательно соединенных двоичных сумматоров, входы которого соединены с первой группой выходов блока хранения констант, и дополнительный двоичный сумматор, входы которого соединены со вто рой группой выходов блока хранения кон. стант; выходы дополнительного двоичного сумматора соединены со входами блока сумматоров, выходы переносов сумматоров блока и дополнительного сумматора соединены со вхо дами сумматора ранга числа; другие выходы блока последовательно соединенных двоичных сумматоров соединены со входами выходного сумматора и через схему переноса - со входом сумматора ранга числа. 25Это позволяет упростить устрой во и повысить его быстродействие.Схема предлагаемого устрой а изображена на чертеже.Оно содержит входной регистр 1, предна- зО 2значенный для временного запоминания остатков числа 1 по соответствующим модулям отдельно; блок 2 хранения констант, содержащий односторонние долговременные запоминающие устройства 3 для каждого модуля, дополнительный двоичный сумматор 4 и блок последовательно соединенных двоичных сумматоров 5 - 7, предназначенных для суммирования констант; выходной двоичный сумматор 8 для окончательного суммирования суммы и переносов, поступающих с выходов блока сумматров; сумматор 9 ранга числа для суммирования переносов, поступающих из старших разрядов сумматоров 4 - 7 и пз схемы переноса 10 (на выходе сумматора 9 вырабатывается двоичный код ранга входного числа); схему 11 анализа содержимого старших разрядов результата, предназначенную для выработки признаков зака и переполнения входного числа; выходной регистр 12 для временного запоминания преобразованного числа.Устройство работает следующим образом.Код числа 1, для которого необходимо выработать позиционные признаки, по входным шинам принимается на входной регистр 1. Выходные сигналы входного регистра подаются на входы блока 2 хранения констант. Адресом для обращения в соответствующую таблицу констант служит двоичный код остатка, записанный на входном регистре по соответствуюЗаказ 1043 Изд Ьго 1105 Тираж 547 ПЦНИИПИ Комитета по делам изобретений и открытий при Совете МинистрМосква, Ж, Раушская наб., д. 4/5 гиен)е Загорская типография 3щему модулю. Двоичные коды констант с выходов таблицы констант поступают на входы сумматоров 4 и 5; с выходов этих сумматоров сигналы суммы и переноса поступают на входы сумматоров б и 7. Вырабатываемые в каж дом разряде каждого из этих сумматоров сумма и перенос поступают в качестве одного из слагаемых одноименного или соответственно следующего разряда последующих сумматоров, С выходов сумматора 7 сигналы поступа ют на вход выходного сумматора 8 для получения окончательной суммы переведенного числа.Переносы, вырабатываемые в старших разрядах сумматоров 4 - 7, поступают для сум мирования на вход сумматора ранга 9, На вход последнего поступает и сигнал с выхода схемы переноса 10, которая представляет собой схему организации ускоренного переноса из старшего разряда при суммировании выход ных суммы и переноса сумматора 7. С выходав старших разрядов выходного сумматора 8 сигналы поступают на вход схемы 11 анализа содержимого старших разрядов, которая представляет собой логическую схему, вырабаты вающую сигналы признаков знака и переполнения для входного числа А.С выходов сумматора 8 сигналы поступают на входы выходного регистра 12 для временного запоминания двоичного кода переведенного числа А. Предмет изобретенияУстройство для формирования позиционных приз 11 аков непозиционного 1;ода, содержащее входной регистр, выходы которого соединены со входами блока хранения констант, выход:1 ой сумматор, выход которого. соединен со входами выходного регистра и схемой анализа содержимого старших разрядов результата, и сумматор ранга числа, отличигощееся тем, что, с целью упрощения устройства и повышения его быстродействия, устройство содержит блок последовательно соединенных двоичных сумматоров, входы которого соединены с первой группой выходов блока хранения констант, и дополнительный двоичный сумматор, входы которого соединены со второй группой выходов блока храпения констант, выходы дополнительного двоичного сумматора соединены со входами блока сумматоров, выходы переносов сумыаторов блока и Дополнительного Двоичного сумматора соединены со входам 11 сумматора ранга числа, другие выходы блока последовательно соединенных двоичных сумматоров соединены со входами выходного сумматора и через схему переноса - со входом сумматора ранга числа.
СмотретьЗаявка
1451728
И. Акушский, В. М. Амербаев, В. С. Кокорин, В. С. Седов, Д. И. Юдицкий
МПК / Метки
МПК: H03M 7/18
Метки: iтйё, всесоюзная
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-365701-vsesoyuznaya-itjjjo-tft-gt-amp-i.html" target="_blank" rel="follow" title="База патентов СССР">Всесоюзная iтйё tft. gt; amp; ” i-=-</a>
Предыдущий патент: Устройство для индикации знаков на экране электронно лучевой трубки
Следующий патент: Всесоюзная iirti tillм. кл. g 06f 502удк 681. 332. 65(088. 8) авторы
Случайный патент: Двухконтурный детекторный приёмник