G06F 9/36 — G06F 9/36

Номер патента: 1136163

Опубликовано: 23.01.1985

Авторы: Новогрудская, Филиппов

МПК: G06F 9/36

Метки: адресов, формирования

...информационных входов устройства, каждый 1-й вход группы кодовых входов устройства (1 = 1 п) соединен с первым входом схемы сравнения 1-го узла формирования адреса== 2 п, гдеи - разрядность входной информации), выход первого элемента ИЛИ каждого 1-го узла формирования адреса соединен с одноименным входом первой группы 45 входов первого регистра, содержит в каждом узле формирования адреса второй элемент ИЛИ и элемент И, причем первая группа выходов второго регистра соединена с второй группой входов первого регистра, выход второго регистра соединен с первым входом элемента И каждого узла формирования адреса, каждый 1-й выход второй группы выходов второго регистра соединен с вторым входом элемента И 1-го узла формирования адреса, кроме...

Номер патента: 1149257

Опубликовано: 07.04.1985

Авторы: Булкин, Веревкин, Лачугин, Петрунек, Роздобара

МПК: G06F 9/36

Метки: выборки, команд

...тактовые входы 16 и 17 устройства,сигнальные выходы 18 и 19 устройства, а;ресные выходы 20 и 21 устройства,Счетчикии 2 предназначены длясчета младшей и старшей части адреса очередной команды, выбираемойиз блока 3 памяти и образуют единыйсчетчик команд. Блок 3 памяти предна "значен для хранения команд. Блок 4предназначен для промежуточного хранения команд, выбираемых из блока 3памяти, и представляет собой быстродействующий блок памяти, имеющий раздельные входы записи и считывания. Счетчик 5 предназначен для счета адреса команды, выбираемой изблока 4.Элемент И 6 предназначен для фор.мирования сигналов заполнения блока4 при наличии тактовых сигналов свхода 16 и отсутствии запрета стриггера 9. Элемент И 7 предназначен для...

Номер патента: 1160409

Опубликовано: 07.06.1985

Автор: Николайчук

МПК: G06F 9/36

Метки: адресации, памяти

...дешифратора команд подключенык входам элемента ИЛИ, выход которого подключен к первому входу вторсго элемента И, второй вход которого подключен к входу начала циклаустройства, выход второго элемента И подключен к синхровходу триггера, выход которого через элементзадержки подключен к первому входупервого элемента И, второй входкоторого подключен к входу началацикла устройства, выход первогоэлемента И подключен к входу устаногки в "0" триггера. На чертеже представлена схемаустройства для адресации памяти.Устройство содержит коммутатор1, дешифратор 2 адреса, регистры3 и 4, выход 5 дешифратора адреса,дешифратор 6 команд, элемент ИЛИ 1,элементы И 8 и 9 триггер 10 иэлемент 11 задержки. Устройство работает следующим образом.Предположим, что 1...

Номер патента: 1160410

Опубликовано: 07.06.1985

Авторы: Иванов, Чулошников

МПК: G06F 9/36

Метки: адресации, памяти

...адреса, входрегистра. младших разрядов адресасоединен с выходом счетчика младшихразрядов адреса, выходы регистровмладших и старших разрядов адресаявляются группой выходов устройства,введены элемент задержки, элементИЛИ и элемент И, первый вход которого соединен с трактовым входом устройства и первым входом элементаИЛИ, выход которого соединен со счетным входом счетчика младших разрядовадреса, выход переноса которого соединен со счетным входом счетчикастарших разрядов адреса, выходы счетчика младших разрядов адреса подключены к младшим разрядам второго входа схемы сравнения, установочные входы счетчика младших разрядов адресаи счетчика соединены с выходом регистра начала массива, входы управлениязаписью счетчиков старших и...

Номер патента: 1162377

Опубликовано: 15.06.1985

Авторы: Даниель, Жак, Жан-Луи, Жан-Пьер

МПК: G06F 9/36

Метки: адрес, адреса, виртуального, преобразования, реальный

...содержит блок 9, в котором . 30находится таблица Индикаторов подтверждения по отношению к функциональной группе в процессе выполне-ния дескрипторов сегментов, содержащихся в базовых регистрах, и блок 10 23управления доступом к центральной.памяти, позволяющий упРавлять либонормальным доступом,либо предвари .тельным доступом к таблице дескрип"торов сегмейтов, эа которым следует Зонормальный доступ в зависимости оттого, присутствует или нет в базовыхрегистрах дескриптор сегмента, опре"деленный в команде в процессе еевыполнения. сВиртуальный адрес поступает отодного из регистров 11 виртуаль-.ного адреса 11, находящегося вцентральном блоке. Этот регистр со"держит номер сегмента в процессевыполнения (двоичные элементы 8 а.-8)и смещение...

Номер патента: 1188737

Опубликовано: 30.10.1985

Авторы: Каминский, Сыров

МПК: G06F 9/36

Метки: адресов, формирования

...с соответствующими Я входами блока элементов ИЛИ, выход сумматора соединен с информационным входом выходного регистра.ааИзобретение относится к вычислительной технике и предназначено для построения микропрограммных устройств управления ЭВМ.Цель изобретения - расширение функциональных возможностей путем увеличения количества возможных направлений формирования адресов.На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит регистр 1 модификации, вход 2 модификации адреса, первую группу блоков 3 элементов И, вторую группу блоков 4 элементов И, блок 5 элементов ИЛИ, дешифратор 6, сумматор 7, выходной регистр 8, группу 9 входов логических условий, выход 10 и элемент ИЛИ 11. Предлагаемое устройство работает...

Номер патента: 1196867

Опубликовано: 07.12.1985

Автор: Варакин

МПК: G06F 9/36

Метки: адресов, формирования

...адреса начала строк отличаются на величину, называемую шагом по второму измерению (Ш 2), при этом 1 есть количество по первому измерению (К 1), а- количество по второму измерению (К 2).Цель изобретения - расширение функциональных возможностей устройства за счет формирования адресов элементов матрицы при произвольном шаге.На.чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит управляющие входы 1-5, четвертый элемент.И-ИЛИ 6, первый счетчик 7, первый дешифратор 8, третий элемент И-ИЛИ 9, третий триггер 10, первый элемент ИИЛИ 11, третий регистр 12, второй элемент И-ИЛИ 13, второй счетчик 14, второй дешифратор 15, первый с информационным входом второго счетчика, выход которого соединен с входом второго...

Номер патента: 1198521

Опубликовано: 15.12.1985

Авторы: Бандура, Корнуков, Песляк

МПК: G06F 9/36

Метки: вычислителя, операций, последовательностью, цифрового

...(отгенератора синхросигналов 11) иодин одноразрядный выход, соединенный со счетным входом счетчика 12,Многоразрядная магистраль 39 микрокоманд присоединена к управляющимвходам блока 15 ключей и группы элементов 21 в блоке 16, кроме того,одноразрядная управляющая связь измагистрали 39 соединена с первымивходами элементов 26 - 29 в блоке 23.Блок 15 ключей имеет адресный выход,соединенный с входом блока 22 оперативной памяти, Блок 22 оперативной памяти с помощью информационноймагистрали 40 соединен с арифметикологическим блоком 16.Группа элементов 21 в блоке 16имеет многоразрядный управляющий выход, соединенный с управляющими входами регистров 17, 18 и 19 и сумматора 20, два одноразрядных входа, соединенных с элементом 38 в блоке23 и...

Номер патента: 1200290

Опубликовано: 23.12.1985

Авторы: Иньшина, Лукашис

МПК: G06F 9/36

Метки: адреса, формирователь

...на входе 7 сигнала предварительной записи информация в старшей части сохраняется. Изобретение относится к вычислительной технике, а именно к формирователям адреса, предназначеннымдля применения в цифровой вычислительной технике, которые могут бытьиспользованы при построении устройства с микропрограммным управлением,а также для управления запоминающимиустройствами.Цель изобретения - упрощение формирователя адреса за счет ликвидации соединений выходов регистраадреса с входами коммутатора,Предлагаемое схемное отделение15одной части от другой введением динамического 3-триггера обеспечиваетклапанирование сигнала. переноса ввиде перепада с "0" на "1" при работе в режиме счета двух частей. В результате.отпадает необходимость передачи...

Номер патента: 1203527

Опубликовано: 07.01.1986

Авторы: Супрун, Сычев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/36

Метки: адреса, данных, формирования

...Я 2 4 ЗО 35 40 45 Я 55 ствуют, На группы входов 10.1 - 10.й.поступают коды адресов от внешнихабонентов - источников адреса.Выбор соответствующей группывходов 10, с ( с Е 1, и ) осуществляется по коду настройки с Группывходов 1 1, 1 мультиплексора 5. Выбранный адрес младшим (старшим) разрядом поступает на группу входов 15.1регистра 2 а старшим (младшим) - нагруппу входов 152 регистра 3.После этого по сигналу с входа11.3 осуществляется запись этойинформации соответственно в регистры 2 и 3. Выходные сигналы регистра2 через коммутатор 7 поступают навходы 16.2 разрядов группы адресныхвходов 16 блока 1.С выходов 16.1 регистра 3 кодстарших (младших) разрядов адресаданных также поступает на входы соответствующих разрядов блока 1.Если необходимо...

Номер патента: 1221652

Опубликовано: 30.03.1986

Авторы: Веревкин, Мануйлов

МПК: G06F 9/36

Метки: выборки, команд

...сигнала с выхода элемента И 6 триггер 10 переводится всостояние "0", а элемент И 6 закрыт,т.е. чтение команд запрещено. В результате триггер 9 сбрасывается пер Овой командой чтения из блока 4, атриггер 10 сбрасывается первой командой записи в блок 4.Рассмотрим процедуру изменения адресов в счетчиках 1 и 2 и сумматоре 455. В исходном состоянии в счетчик 1и сумматор 5 заносится один и тот жекод и сумматор 5 выполняет функцию1 чета младшей части адреса следующейкоманды. Поскольку чтение из ячейки 5 Облока 4 происходит только после записи информации в нее, то адрес за писи в счетчике 1 больше адреса чтения в сумматоре 5. В этом случае адрес очередной команды, подлежащей 55выполнению, получается на выходах25 и 26, т.е. старшие разряды...

Номер патента: 1224804

Опубликовано: 15.04.1986

Автор: Болотин

МПК: G06F 9/36

Метки: адреса, памяти, формирования

...регистров 1 и 2 ран".а разрядности Рд адресного слова устройства.Разрядность информационных входови выхода Р коммутатора связана сР следующим соотношением Рд = М Р,где М - количество информационныхвходов коммутатора.Выходы с первого по М-й второгорегистра имеют разрядность Р и подКключены к соответствующим входамкоммутатора 3.Формирование физического адресаосуществляется следующим образом,На вход 5 устройства поступаетлогический адрес, на входы 6 или 7 сигнал записи или считывания соответственно, адрес записывается в регистр 1 и его младшие разряды поступают на выход 9 устройства. Старшие разряды логического адреса в количестве и -" о 8 М поступают наст. р гуправляющий вход коммутатора 3 и управляют коммутацией на выход 8...

Номер патента: 1238072

Опубликовано: 15.06.1986

Автор: Николайчук

МПК: G06F 9/36

Метки: адресации, памяти

...выполняет свои штатные обязанности,При приходе любой следующей командына второй вход элемента И 13 по входу1238022 первого машинного цикла такжепоступит "1", которая пройдет черезэлемент И 13 и полинии 29.сброситпо переднему своему фронту триггерв "0" и запишет код ОГ 1 с входов36 в регистр 7, при этом (так какна входе 31 присутствует "1" и небыло обращения к триггеру 15) кодОГ 1 появится на выходе 9, т.е. следующую команду МП будет выполнять 1 Оуже в кубе ОГ 1, .Возврат в исходный16куб происходит аналогичным образом.Второй режим реализуется при появлении на входе 4 четвертой и пятойкоманд перехода (см. табл.1).Процесс быстрой пересылки показан на примере фрагмента программыпересылки из куба 00 в куб ОМ,(см. табл.3),20Для осуществления...

Номер патента: 1251076

Опубликовано: 15.08.1986

Авторы: Горбунов, Захарова, Ляхов, Улыбин

МПК: G06F 9/36

Метки: адресации, памяти

...на вторые входы элементов И 17 первой .группы. Дешифратор 19 по старшим разрядам адреснойконстанты формирует логическую "1"на одном из выходов. Если логическая"1" была сформирована на первом выходе дешифратора 19, то открываетсяпервый элемент И 17 первой группы,обеспечивая выборку первого блокапамяти первой группы.Таким образом, блоки 26 в соответствии с адресной инструкцией, поступающей по адресному входу 2 и содержимому определенных разрядов входа15 под управлением сигналов на управ"ляющих входах, определяют состояниетриггеров регистра 24 и на одном извыходов дешифратора 25 появляетсялогическая "1". Она открывает соответствующие элементы И .7 группы, обеспечивая выборку одного иэ блоков памяти дешифратором 19, состояние которого...

Номер патента: 1254482

Опубликовано: 30.08.1986

Автор: Богумирский

МПК: G06F 9/36

Метки: адреса, команд, формирования

...команды начинается с появления импульса на выходе элемента 7 задержки, по которому содержимое счетчика 2 увеличивается на единицу. Этот код и будет использован в качестве адреса следующей команды, если не произойдет запись информации в счетчик 2 с выходов коммутатора 4. После этого появляется импульс на выходе элемента 8 задержки. Этот импульс проходит через элемент И 6 только тогда, когда присутствует ненулевой код иа выходах коммутатора 1. Это возможно в случае, когда на входе 11 присутствует разре" 4822шающий сигнал, Прошедший через элемент И 6 импульс разрешает запись адреса перехода ". выходов коммутатора 1 в счетчик 2, изменяя адрес следующей команды.Цикл выполнения следующей команды начинается с подачи импульса на вход 12....

Номер патента: 1256005

Опубликовано: 07.09.1986

Автор: Мельников

МПК: G06F 1/00, G06F 9/36

Метки: адреса, вычислительной, идентификации, информации, модуля, системы, управляющей

...ИЛИ 9, одновибратор 10, восемь блоков элементов И 11,1-11.8,информационные входы 12.1-12.9 устрой-з,ства, управляющий вход 13 устройства,информационные выходы 1,1-14.8 устройства, управляющий выход 15.Формат передаваемой информации(получателя) информации и содержит кодстроки и код столбца расположения модуля в распределенной вычислительной40системе,Каждый модуль системы (Фиг.З)имеет свой адрес, состоящий из двухчастей, определяющих местоположениемодуля по вертикали и горизонтали.45Взаимодействие модулей может осуществляться по принципу близкодействия,т.е. только через соседние модули.Организуя транзитную передачу информации, возможно взаимодействие любыхБольшепар модулей системы.Работа устройства идентификацииадреса модуля вычислительной...

Номер патента: 1256027

Опубликовано: 07.09.1986

Авторы: Игнатович, Камыков

МПК: G06F 9/36

Метки: адресов, памяти, формирования

...начальный адрес АЗ, соответствующий номеру ветви третьего уровня, вычисленной еще в предьдущем цикле. Следующий знак в номере объекта, отличен от знака в номере объекта предьдущего цикла, поэтому сигналом с элемента 23 задержки триггер 18 устанавливается в исходное состояние, разрешая прохождение последующих синхроимпульсов через элемент И 6 на счетный вход счетчика 7, По третьему синхроимпульсу триггер 17 переходит в исходное состояние и включает дешифратор 8, с пятого выхода которого управляющий сигнал поступает на дешифратор 3 С выхода дешифратора 3 на сумматор 4 подается число дВ 4. В сумматоре 4 начальный адрес объекта четвертого ранга В 4 = АЗ + 6 В 4 образуется уже после третьего синхроимпульса. Устройство для формирования...

Номер патента: 1259263

Опубликовано: 23.09.1986

Авторы: Веревкин, Кремез, Петрунек, Роздобара

МПК: G06F 9/36

Метки: выборки, команд

...12, и кодом разности содержимых счетчиков 1 и 5, Микропрограммный автомат 31 анализирует поступление запроса от устройства для выборки команд на входе 23 и от других абонентов на входе 18. Если на входе 18 есть запросы, то МПАвыполняются микропрограммы их обслуживания. После обслуживания всех запросов на входе 18 МПА 31 переходит к обслуживанию запроса устройства. На выходе 33 МПА формируется адрес канала коммутаторов 26 и 27, соответствующий входам 21 и 22, .вследствие чего на адресный вход блока 28 памяти поступает адрес начала команд, а в счетчик 29 записывается код длины считывания групп команд. Ло сигналу с выхода 34 МПА выполняется считывание одной команды с блока 28, которая поступает на выход 25. По сигналу на выходе 24 МПА эта...

Номер патента: 1260955

Опубликовано: 30.09.1986

Авторы: Ляхов, Моисеев, Разумов, Сенчук, Щенов

МПК: G06F 9/36

Метки: адресации, памяти

...них соответствует режиму занесения начального адреса массива чисел, размещенного в дополнительном ЗУ 6, в регистр 8 адреса числа, второй режиму обращения (на запись или чтение) к дополнительному ЗУ 6, третий - режиму занесения индекса в регистр 10 индекса. При появлении этих адресов на адресных входах-выходах 2 возникают выходные сигналы на первом, втором и третьем выходах дешифратора 12 соответственно.В режиме занесения информации в регистр адреса 8 по переднему фронту сигнала с первого вьмода дешифратора 12 триггер 13 устанавливается в положение, соответствующее разрешению прохождения через коммутатор 11 информации с информационного входа 16 на информационные входы регистра 8 адреса. По заднему фронту этого сигнала, поступающего через...

Номер патента: 1262497

Опубликовано: 07.10.1986

Авторы: Андреев, Беляков

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...в первый режим работы, который обеспечивает возможность блокировки неисправных страниц блока 2 памяти или дальнейшее расширение информационного объема системы оперативной памяти за счет использования страниц блока 2 памяти, соответствующих зонам адресов регистров внешних устройств. При установке триггера 18 в нулевое состояние блоквыборки переводится во второй режим работы, в котором обращения к страницам блока 2 памяти соответствующих зонам адресов регистров внешних устройств, 20 запрешены.Перед началом работы сигналом Начальная установка с входов 6 - бп блоков выборки производится установка их первых 18 - 18 и вторых 19-9 итриггеров в нулевое состояние.Рассмотрим работу блока 1 выборки в первом режиме.С выхода регистра 13 адреса по...

Номер патента: 1265771

Опубликовано: 23.10.1986

Автор: Невский

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...34 группу элементов И передается индекс страницы с регистра 4 логического адреса, через вто рую 35 группу элементов И - маска блока из первого дешифратора 9, через третью группу 36 элементов И - .код номера свободной страницы. С выходов групп 34 - 36 элементов И ука- з 5 занная информация через группы элементов ИЛИ 31-33 соответственно передает индекс страницы в регистр 28, маску блока - в регистр 29, номер страницы реальной памяти - в регистр 40 30, Таким образом, без участия операционной системы создаются условия для успешного ассоциативного поиска по заявке пользователя, 1 ей ключ входит в состав списка разрешенных 45 (совпадает с кодом регистра ключа 1).На выходах схем 24 - 26 возбуждаются сигналы совпадения единичного уровня....

Номер патента: 1267416

Опубликовано: 30.10.1986

Авторы: Макеев, Сапрыкин, Чирский, Шафран

МПК: G06F 9/36

Метки: адресации

...режиме адресации для выборки элементов из М-мерных массивов данныхустройство позволяет отсчитывать количество шагов адресации и переключать константы шага. Адрес первогочисла заносится в регистр 8 адресапо режиму прямой адресации. Регистры52 всех М блоков 36 загружаются та-.ключение выхода сумматора 1 О к информационному входу регистра 8 адреса.Сигнал с тактового входа 5 проходитчерез открытый элемент И 6 и попадаетна синхронизирующий вход 22 блока 20,дальше на вход 44 первого блока 36,а оттуда на счетный вход счетчика 54,который по первому Фронту пришедшегосчетного сигнала прибавляет 1 к содержимому счетчика. Если на выходепереполнения счетчика 54 не появляется сигнал, те, счетчик не переполняется, то от пришедшего тактового сигнала...

Номер патента: 1283763

Опубликовано: 15.01.1987

Авторы: Самченко, Стебунова, Тимофеев

МПК: G06F 9/36

Метки: адресации, доступа, канала, памяти, прямого

...(1 ОО), на вход элемента 27 с третьего информационного выхода счетчика 20 поступает сигнал "1". На, вто - ром входе элемента 27, соединенном с выходом элемента 24, также Формируется сигнал "1" так как на входО 5 20 25 :О Щ 50 55 В третьем режиме работы устройства (режиме завершения записи) н блок 6 по входу 13 поступает сигнал завершения записи, который устанавливает в единичное состояние триггер 5. В конце очередного цикла работы счетчика 20 (когда содержимое счетчика 20 становится равным 4) сигнал с третьего информационного выхода счетчика 20, поступающий на синхровход триггера 16, устанавливает триггер 1 б в единичное состояние, чта приводит к появлению на выходе элемента. 31 и выходе 40 блока 6 "1", т.е. на инйормационный вход блока...

Номер патента: 1297045

Опубликовано: 15.03.1987

Авторы: Макаревич, Сапрыкин, Чирский

МПК: G06F 9/36

Метки: адреса, формирования

...на синхронизирующий вход 34 счетчика. В него по этому сигналу перезаписывается содержимое регистра 35 константы счета. Итак, устройство готово к работе в этом режиме после одного цикла загрузки адреса первого числа в регистр 1 адреса, М циклов загрузки счетчиков, М циклов загрузки регистров 35 и одного цикла перезаписи, Со следующего цикла на вход 12 подается сигнал, который открывает элемент И 5, на вход 13 подается сигнал, который проходит через элемент ИЛИ 6 и открывает эле- мент И 4, отсутствие сигнала на управляющем входе 9 настраивает мультиплексор 2 на подключение выхода сумматора 3 к информационному входу регистра 1 адреса. Сигнал с входа 8 проходит через открытый элемент И 5 и попадает на тактирующий вход 24 блока циклов 7,...

Номер патента: 1298745

Опубликовано: 23.03.1987

Авторы: Жогло, Иванов, Крегер, Сазонов

МПК: G06F 9/36

Метки: адресов, исполнительных, формирования

...первые входы элементов второго блока 3, Маска накладывается так, что на выходах этих элементов появляется результат арифметического сложения относительного адреса и выделенной части индексного регистра с учетом верхней границы маски. 10Для значения КОР, отличного от 1, 2, 4, 8 или 16, поступающего в инверсном виде с третьей группы выхо дов регистра 1 команд на входы элементов 13 и 15, и производится формирование управляющих сигналов на выходах этих элементов. Под действием управляющего сигнала на выходе элемента 14 производится блокировка четвертого тактового входа 22 уст ройства по второму входу элемента И 25 шифратора 11 и осуществляется формирование двоичного кода верхней границы маски по следующей Формуле: честна разрядов...

Номер патента: 1298746

Опубликовано: 23.03.1987

Авторы: Иванов, Романов, Солодова

МПК: G06F 9/36

Метки: адреса, микрокоманды, следующей, формирования

...15,1, 15.2,15.г, , 15,г условия переходасформированный в операционном автомате при выполнении текущей микрокоманды. Если происходит совпадениекода 14.1, 14,2, , 14 , 14,гусловий перехода с кодом 15,1,15,215,15.г условий перехода,то на выходе схемы 7 сравнения формируется положительный сигнал 16, который поступает на первые входы элементов И второй группы 4. В противномслучае, на выходе схемы 7 сравнениябудет отрицательйый сигнал 1 б. Впервом случае на входы регистра 1адреса через группу 2 элементов ИЛИи вторую группу 4 элементов Ипоступает код 11 второго адреса следующей,микрокоманды с выходом шифратора 5.Во втором случае положительный сигнал 17 разрешает прохождение на вхо.ды регистра исполнительного адреса1 через группу 2 элементов...

Номер патента: 1312573

Опубликовано: 23.05.1987

Авторы: Кириченко, Кривоносов, Левков, Меховской, Проворов, Супрун, Сычев

МПК: G06F 9/36

Метки: адресов, данных, команд, формирования

...младший разряд адреса с выхода счетчика 3 адреса данных через элемента И 37 блока 13 на вход мультиплексора 8 передается без изменения. Далее на третьем управляющем входе группы 17 управляющих входов вырабатывается сигнал, поступающий на вход элемента НЕ 38, который запрещает прохождение сигналов через элемент И 37, что обеспечивает формирование четного адреса старшей части числа двойного формата, Таким образом, выборка числа двойного формата с использованием первого 12573 8варианта блока 13 коррекции адресавыполняется за четыре машинных цикла: загрузка исполнительного (четного) адреса числа в счетчик 10 адреса данных; продвижение содержимогосчетчика 10 на единицу; выборка младшей части числа; блокировка передачи единицы младшего разряда...

Номер патента: 1320807

Опубликовано: 30.06.1987

Авторы: Ешуков, Милюков

МПК: G06F 9/36

Метки: адресации, индикатора

...знака формь -руется блоками . и 2 как результасуммы произведения содержимого счетчика маркера старших ,младших) разрядов 1 (2) на КМУ (КМХ) и счетчика3 (4) старших (младших) разрядовадреса (Фиг. 3), В то же время поддействием разрядов счетчиков старших3 и младших 4 разрядов адреса знакогенератор разворачивает знак и черезблок 11 формирования маркера выдаетна выход 14 информацию об одной точке выводимого знака, После гогс,как выдана информация о всем знакеи содержимое счетчика 3 старших разрядов адреса становится равныы К"."0", т,е, на пятом выходе 15 блока7 управления (Фиг. 1) появляется с;-;гнал "Готов ,4, Если код является командойпереключения режимов, т.е,Реж. =(фиг, 3), то триггер 29 под действием сигналов с,цешифратора...

Номер патента: 1337898

Опубликовано: 15.09.1987

Авторы: Есипов, Захаревич, Калиш, Сорокин

МПК: G06F 9/36

Метки: адресов, параллельного, формирования

...на выходах схем 9 сравнения сохраняются значения потенциалов, разрегпающих по входам 21 прохожление сформированных колов с информационных групп 18 входов на информационные группы 26 выходов блоков 10. В результате на группах выхо лов 27 и 28 устройства формируются слелующие алреса основной памяти00100000 00100011 0000110 00101001Обращение происхолит к элементам век 55 тора ланных, расположенным во вторых ячейках нулевого, третьего, шестого и левятого блоков основной памяти. Во втором такте на инлексных группах выхолов 17 блока 7 формируются слелуюгцие колы (по тод 16)1100 1111 0010 0101,а на соответствующих алресных группах 19вы холов - колы0000 0000 0001 0001Поскольку граница не достигнута, то на группах выходов 27 и 28...

Номер патента: 1417002

Опубликовано: 15.08.1988

Автор: Нисневич

МПК: G06F 9/36

Метки: адреса, идентификации, модуля, периферийного

...с выхода которого блокирует элемент ИЛИ 1. Для проверки "отклика" устройства на вход 9 адреса подается при 50 своенное значение адреса, на выходе схемы 5 сравнения появляется единичный сигнал открывающий: верхнюю полавину элемента 2 И-ИЛИ б, с выхода которого поступает единичный сигнал на выход 19 готовности устройства.Далее проверяетсяотклик" периферийного модуля, для чего на вход 16 падается ситиал чтения, записывающий в триггер 4 "1" с выхода триггера 3,Сигналы с выходов триггера 4 открывают элемента И-НЕ 7, нижнюю половину элемента 2 И-ИЛИ б и закрывают верхнюю половину элемента 2 И-ИЛИ 6, одновременно выдавая нулевой сигнал навыход 12 для инициализации следующегов цепочке устройства, На выходе 14 выборки периферийного модуля...