Цифровой дифференциальный анализатор

(22)Заявлено 25.2.79 (21) 2863665/18-24с присоединением заявки Эе(53)М. Кл,6 06 Г 7/64 Ъоудврствеииый комитет СССР ло делам изобретений и открытийДата опубликования описания 01,11,81,(72) Авторы изобретения(54) ЦИФРОВОЙ ДИФФЕРЕНЦИАЛЬНЫЙ АНАЛИЗАТОР Изобретение относится к вычислйтельной технике и может быть использовано в навигационной аппаратуре для вычисления направляющих косинусов.Известен цифровой дифференциальный анализатор ( ццА 7 для вычисления направляющих косинусов, содержащий запоминающие ячейки, блоки ввода текущей информации, комбинационные сумматоры, коммутаторы, преобразователи ко 1 О дов и блоки управления, наборные поля "жестко" соединены между собой.Указанное устройство характеризуется недостаточной точностью и быстродействием вследствие большого шага1 интегрирования, так как направляющие косинусы вычисляются последовательно.Наиболее близким по технической сущности к предлагаемому является ЦЦА, который имеет запоминающие ячейки, подключенные к блоку управления, первые выходы запоминающих ячеек под- ключены непосредственно и через преобразователь кодов к соответствукбпим коммутаторам, а вторые выходы - к первым входам выходных сумматоров, вторые входы которых соединены с соответствующими комбинационными сумматорами, а выходы - с запоминающими ячейками и шинами вывода результата 12.Известный ЦЦА характеризуется недостаточной точностью вследствие боль"шого шага интегрирования, кроме того,при умножении направляющего косинусана приращение независимой переменнойне учитывают знак направляющего косинуса, что может привести к неправильному вычислению приращения направляющего косинуса,Цель изобретения - повышение быстродействия и точности устройства.Поставленная цель достигается тем,что в цифровой дифференциальный анализатор, содержащий блок ввода и распределитель импульсов, при этом выходраспределителя импульсов подключен ковходу блока ввода, введены три вычислительных блока, при этом каждый избних содержи.руину преобразователей прямого кода н дополнительный, накапливающие сумматоры, комбинационные сумматоры, две группы коммутаторов, причем первые входы накапливающих сумматоров подключены к выходам соответствующих комбинационных сумматоров, первый вход каждо о из которых подключен к выходу соответствующих коммутаторов первой группы, вторые входы комбинационных сумматоров подключены к выходам соответствующих коммутаторов первой группы, первый вход каждого коммутатора соединен с первым входом соответствующего преобразователя прямого кода в дополнительный всех вычислительных блоков, и через шину ввода текущей информации подклю - чены к выходам блока ввода, вторые входы первого и второго, третьего и четвертого, пятого и шестого преобразователей прямого кода в дополнительный попарно объединены и подключены к входной шине ввода исходной информации, выход каждого накапливающего сумматора подключен соответственно ко входам первого, третьего и пятого преобразователей прямого кода в дополнительный, выходы преобразователей прямого кода в дополнительный подключены к входам30 соответствующих коммутаторов, вторые входы накапливаюшИх сумматоров всех вычислительных блоков через шину пере - дачи управляющей информации подключе - ны к выходу распределителя импульсов, третьи входы накапливающих сумматоров являются группой входов исходной информации устройства, выходы накапливакщих сумматоров всех вычислительных блоков являются группой информационных выходов анализатора.40Выходы комбинационных блоков соединены с первыми входами коммутаторов, вторые входы которых соединены с числовыми разрядами шин ввода текущей информации. Коммутаторы осуществляют пропуск направляющего косинуса на соответствующий комбинационный сумматор, если приращение текущей информации равно 1, и не пропускает, если оно равно О. 50На фиг. 1 приведена структурная схема устройства; на фиг. 2 - структурная схема комбинационного блока ЦДА.Устройство содержит вычислитель в 55 ный блок 1, блок 2 ввода, блок 3 синхронизации, комбинационные сумматоры 4, накапливающие сумматоры 5, преобр азов атели 6 и 6 прямого к ода в дополцительный, коммутаторы 7, шины 8 ввода исходной информации, шины 9 вывода результата решения задачи, шины 0-12 ввода текущей информации, знаковые разряды 10 -12 шин ввода1текущей информации, шины 13 передачи1 1 и управляющей информации, шины 13 -13 передачи управляющей информации на наЪЧ капливающие сумматоры 5, шины 13 пе - редачи управляющей информации на блок ввода текущей информации 2 , преобразователь 14 кода, элементы НЕ 15 и 16, элементы И 17 и 18, элемент ИЛИ 19 числовые разряды 20 направляющего косинуса, знаковые разряды 20 направляющего косинуса.Вычисление направляющих косинусов производится одновременно в трех однотипных вычислительных блоках. Приращение независимой переменной поступает в вычислительные блоки по шинам 10- 12 от блока 2 ввода текущей информации, который осуществляет преобразование непрерывной величины независимой переменной в цифровой код и выделение приращения этой величины. Накапливающие сумматоры 5 предназначены для образования новых значений направляющих косинусов, хранения их в течение шага интегрирования и выдачи их по сигналу блока управления. Преобразователи 6 и 6 предназначены для преобразования прямого кода направляющего косинуса в дополнительный. Причем преобразователи 6 осуществляют это преобразование, если знак направляющего косинуса и знак приращения независимой переменной отличается друг от друга, а блоки 6 - наоборот, когда знаки совпадают. Управление преобразователями кода осуществляется груп - пой элементов И, ИЛИ, НЕ, которые анализируют знаки сомножителей, Так, если знаки совпадают, то в блоках 6 на входе Ео преобразователя кода устанавливается О, а на входе- 1, в блоке 6 , наоборот, на 2.О, а на 2 - 0 и наоборот, если знаки не совпадают.Блок 3 управления предназначен для управления вводом информации из бло - ка 2 ввода текущей информации по ши - нам 31 Ч передачи управляющей информации, работой накапливающих сумматоров 5 и выдачей результатов вычислений из вычислительных блоков 1 по шинам 3 в 1 , Основная функция бло 1 вка 3 управления заключается в выработ ке синхронизирующих управляющих сигинион и подачи их ио шинам 11 переда чи управляющей информации.Устройство работает следующим об" разом.еред каждым шагом интегрирования 5 по сигналу, поступающему из блока управления на вход блока ввода текущей информации, на шинах 10-12 устанавливаются до конца шага интегрирова - ния новые значения приращений независимой переменной причем на шине 10 устанавливается Ю, на шине 11 -Яйг на шине2 -Ь 9 . Эти шины соединены с3соотв етствукгшими входами комбинационных блоков и коммутаторов таким об разом, что на комбинационных блоках устанавливается знак приращений неза-. висимых переменных, а на входах коммутаторов их численные значения,По сигналу с блока 3 управления по даваемые по шинам 13 -3 направляю 1 ищие косинусы с накапливающего сумматора 5 подаются на вход вычислительного блока и на входы преобразователей 6 и Ь , через которые они, в зависимости от своего знака и знака независимой переменной, проходят либо прямым, либо дополнительным кодом на коммутаторы 7, через которые они проходят на вход соответствующего комби 30 национного сумматор 4, если приращение независимой п,еременной равно и не проходят, если оио равно О.На комбинационных сумматорах 4 в соответствии с алгоритмом образуется приращение направляющих:косинусов, которые поступают на входы накапливаю" ших сумматоров 5 и, складываясь со старыми значениями направляющих косинусов, образуют новые значенн 1 я, После этого блок 3 управления выдает управ ляющий сигнал на образование новых приращении независимой переменной блоком 2.После этого процесс интегрирования повторяется. 45Таким образом в предлагаемом ПДА быстродействие увеличивается в ЗИ раз,. гле И - разрядность кода, по сравне - нию с известным.Увеличение точности при этом можно 50 оценить следующим образом.Максимальную погрешность метода можно определить как55ИС Хгде К - число ша и иштегрирования;Ь - величина приращения направляющего косинуса; ЬЬ- величина шага интегрирования. Следовательно, отношениеЮаОх1 ) ь ЗИ характеризует увеличение точности в 3 И раз. Кроме того, неучет знака направляющего косинуса в известном устройстве может привести к значительной погрешности что устраняется в предI лагаемом устройстве,Формула изобретенияЦифровой дифференциальныи анализатор, содержащий блок ввода и распредечитель импульсов, при этом выход распределителя импульсов подключен ко входу блока ввода, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и точности, в него введены три вычислительных блока, при этом ка;дый из них содержит группу преобразователей прямого кода в дополнительныи, накапливающие сумматоры, комбинационные сумматоры, две группы коммутаторов, причем первые входы накапливающих сумматоров подключены к выходам соответствующих комбинационных сумматоров, первый вход каждого из которых подключен к выходу соответствующих коммутаторов первой группы, вторые входы комбинационных сумматоров подключены к выходам соответствующих коммутаторов первой группы, первый вход каждого коммутатора соединен с первым входом соответствующего преобразователя прямого кода в дополнительный всех вычислительных блоков) и через шину ввода текущей информации подключены к вь:ходам блока ввода, вторые входы первого и второго, третьего и четвертого, пятого и шестого преобразователей прямого кода в дополнительный попарно объединены и подключены к входной шине ввода исходной информации, выход каждого накапливающего сумматора подключен соответственно ко входам первого, третьего и пятого преобразователей прямого кода в дополнительный выходы преобразователей) прямого кода в дополнительный подключены к входам соответствующих коммутаторов, вторые входы накапливающих сумматоров всех вычислительных блоковчерез шину передачи управляющей информации подключены к выходу распределителя импульсов, третьи входы накапливающих сумматоров являются группой.входов исходной информации устройства, выходы накапливающих сумматоров .всех вычислительных блоков являютсягруппой информационных выходов анализатора. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР5 У 244157 кл. 606 У 1/02, 1969.2. Авторское свидетельство СССРУ 387395, кл 6 06 У 1/02, 1971 (,прототип).877535 Составитель Н, Быковаактор В. Петраш Техред А, Ач Корректор Г. Назарова ое аз 961 лам изобрете осква Ж ка 5"Патент", г Ужгород, ул. Проектна Филиал 73 Тираж 748 ВНИИПИ Го судар с тв енпо де3035 Мо ого к ний и Раушс Подпитета СССРткрЬтийя наб д 4/