Детерминированно-вероятностныйинтегратор

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЪСвез Севвтскн 1 тСоцналнстнческннРеспублнк(51)М. Кл,с присоединением заявки РЙ -606 Г 1/02 анеударстввнный квинтет СССР ао денни нзабретеннй я етнрытяя(088,8) Опубликовано 23,06,81. Бюллетень М 2 ЗДата опубликования описания 25,06,81(7) Заявитель Таганрогский рациотехнический институт им. В.Д.КалмыковаИзобретение относится к вычислитель- ной технике и предназначено для вычисления интегралов по независимой перемен- . ной в цифровых интегрирующих машинах и структурах высокой производительности.Известен цетерминированно-вероят5 постный цифровой интегратор, выполняющий численное интегрирование по независимой переменной. Этот интегратор соцер жит последовательно соециненные блок формирования поцынтегральной функции, блок формирования петермированных приращений интеграла, второй вход которого является вхоцом независимой переменной интегратора, блок формирования полных приращений интеграла, выхоц которого является выхоцом5 интегратора13.Недостатки известного интегратора - сложность и наличие большого числа информационных входов и выхоцов, что привоцит к усложнению аппаратуры коммутации ин-то теграторов межцу собой. Наиболее близким по технической сущности к прецлагаемому является цетер 2мннированно-вероятностный интегратор,соцержащий блок вероятностного приращения интеграла, вхоц которого являетсявхоцом вероятностных приращений интегратора, и послецовательно соециненные блокквантовой функции, вход которого является вхоцом цетерминированных приращенийинтегратора, блок ,детерминированногоприращения интеграла , второй вход которого является входом независимой переменной интегратора, блок полного приращения интеграла, второй вход которогопоаключен к выходу блока вероятностногоприращения интеграла, а выход являетсявыхопом цетерминированных приращенийинтегратора 1 21,Оцнако в таком интеграторе разность между полным значением поцынтегральной функции и ее ступенчатой аппроксимацией, вычисляемая приближенным вероятностным способом, имеет по моцулю тноси 1 тельно большую величину. Это приводит к тому, что общая точность интегрированидв ряде случаев применения устройства оказывается недостаточной.Цель изобретения - повышение точности интегратора.Поставленная цель достигается тем, что5 в детерминированно - вероятностный интег-, ратор содержащий первый накопитель вход которого является первым входом интегратора, в выход подключен к первому входу первого блока умножения, второй вход ко Оторого является вторым входом интегратора, выход первого блока умножения соединен с первым входом сумматора, блок вероятностной коррекции, первый вход ко- торого является третьим входом интегра тора,. в выход подключен к первому вкоду второго накопителя, введены третий и четвертый накопители, второй блок умножения, экстраполятор, два квантователя и формирователь вероятностных приращений, 20 входы которого подключены соответственно к выходу третьего накопителя и к четвертому входу интегратора, пятый вход которого соединен с первым входом четвертого накопителя, выход которого подклю чен к первому входу первого квантователя, первый выход которого соединен со вторыми иходами блока вероятностной коррекции и четвертого накопителя, выход первого квантоввтеля через третий накопитель Зс подключен к первому входу второго блока умножения, второй вход которого соединен со вторым входом интегратора,выход второго блока умножения подключен ко второму входу сумматора, третий вход 15 которого соединен с первым выходом второго кввнтоввтеля, второй выход которого подключен ко второму входу второго накопителя, выход которого подключен ко входу второго квантователя вход экстра- щУпопятора подключен к первому входу интегратора.Другое отличие устройства состоит в томчто формирователь вероятностных приращений содержит генератор случайных чисел, блок сравнения кодов, регистр, элемент И и блок вероятностного умножения, входами формирователя вероятностных приращений являются соответственно входы регистра и первый вход блока вероятностного умножения, выходы разрядов числовой части регистра подключены к первой группе входов блока сравнения кодов, вторая группа входов которого сое-, динена с соответствующими разрядами генератора случайных чисел выход блока сравнения кодов соединен с первым входом элемента И, второй вход которого подключен к выходу знакового разряда регистра, выход элемента И . подключен ко второму входу блока вероятностного умножения.Повышение точности интегрирования в предлагаемом устройстве достигается за счет уменьшения абсолютной величины той части приращения интеграла, которая вычисляется приближенным вероятностным способом, и соответствующего увеличения абсолютной величины основной части приращения интеграла, вычисляемой более, точным детермированным способом,На фиг, 1 приведена структурная схема предлагаемого устройства; на фиг. 2 схема блока вероятностной коррекции,Интегратор содержит накопитель 1, вкод которого соединенсо вкодом экстраполятора 2 и подключен ко входу 3 прираще-, ний подынтегральной функции интегратора Выход экстраполяторв 2 является выходом 4 приращений производной интеграла интегратора. Выход накопителя 1 через блок 5 умножения подключен к первому входу сумматора 6, выход которого является выходом 7 приращений интеграла интегратора, Интегратор содержит накопитель 8, первый вкод которого является входом 9 приращений производной подыитегрвльной функции интегратора, а выход, через , квантоввтель 1 О, выход остатка квантования которого подключен ко второму входу накопителя 8, накопитель 11 и блок 12 умножения, подключен ко второму входу сумматора 6. Вторые выкоды блоков умножения 5 и 12 соединены. и являются входом 13 независимой переменной интегратора, Интегратор содержит блок 14 вероятностной коррекции, вход которого является входом 15 вероятностных приращений интегратора, установочный вход блока 14 подключен к выходу остатка кввчтования квантователя 10, а выход блока 14 - через накопитель 16 и квантоввтель 17, выход остатка квантования которого подключен ко второму входу накопителя 16, в выход квантователя 17- к третьему входу сумматора 6, Интегратор содержит формирователь 18 вероятностных приращений, первый вход которого подключен к выходу накопителя 1 1, второй вход является вспомогательным вероят - ностным входом 1 9 интегратора, в выход является выходом 20 вероятностнык приращений интегрвторв, Блок 14 содержит генератор 21 случвйцых чисел, блок 229 840 йкоррекции и четвертого накопителя, выходпервого квантователя через третий накопитель подключен к первому входу второгоблока умножения, второй вход которогосоединен со вторым входом интегратора,выход второго блока умножения подключен кь второму вхоцу сумматора, третийвход которого соединен с первым выходом второго квантователя, второй выходкоторого подключен ко второму вхоцу второго накопителя выход которого подключен ко входу второго квантователя, входэкстраполятора подключен к первому входу интегратора,2. Интегратор по и. 1, о т л и ч а ю-щ и й с я тем, что формирователь вероятнбстных прирйщений содержит генераторслучайных чисел, блок . сравнения кодов,регистр, элемент И и блок вероятностногоумножения, входами формирователя вероят-89 . . 10ностных приращений являются соответственно входы регистра и первый вход блока вероятностного умножения, выходы раз- рядов числовой части регистра подключены к первой группе входов блока сравнения кодов, вторая группа входов которого соецинена с соответствующими разрядами генератора случайных чисел, выход блока сравнения кодов соединен с первым входом элемента И, второй вход которого подключен к выхоцу знакового разряда регистра, выход элемента И подключен ко второму входу блока вероятностного умножения.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР М 595749, кл, 6 06 Г 15/36, 19772 .Авторское свидетельство СССР %407298, кл. 806 Г 1/02, 1973Наваров За 113 Ффилиал ППП "Патент, г.Ужгород, ул. Проектная, 4 4765/70 Т ВНИИПИ Госуд по делам из 035, Москва, Ж 3ираж 745рственногбретений5, Раушск Подписикомитета СССРоткрытийя набд. 4/5