Следящий стохастический интегратор

(22) Заявлено 040179 (21) 2714153/18-24 М лЗ сприсоединением заявки Мо С 06 Г 15/36 Государственный комитет СССР по делам изобретений н открытий(53) УДК 681, 3088,81 Дата опубликования описания 2 31280(71) Заявитель Минский радиотехнический институт ю ф ь"(54/ СЛЕДЯЩИЙ СТОХАСТИЧЕСКИМ ИНТЕГРАТОР Изобретение относится к вычислительной технике и может быть исполь-,зовано в качестве одного из основныхмногофункциональных узлов в стохастических вычислительных машинах. 5Известны стохастические следящиеинтеграторысодержащие последовательно соединенные .счетчик, схему сравнения, генератор случайных чисел,входы и выходы которых связаны 100-й 0обратной связью 1,Основными недостатками таких интеграторов являются сложность и невысокое быстродействие,Известен также следящий стохастический интергратор,содержащий блоклинейного кодирования, первый входкоторого соединен с информационнымвходом интегратора и последовательносоединенные реверсивный счетчик, 20.схему сравнения и генератор случайных чисел, выходы разрядов которогосоединены с первыми входами одноименных разрядов схемы сравнения, вторыевходы которых соединены с выходами 2 Уодноименных разрядов реверсивногосчетчика, выход схемы сравнения соединен со вторым входом блока линейного кодирования и выходом интегратора (22. 36 Основным недостатком этого интегратора является ограниченное быстродействие.Наиболее близким по технической сущности является следящий стохастический интегратор, содержащий блок линейного кодирования, блок-реверсивный счетчик, блок сравнения, генератор случайных чисел, суккирующий счетчик и коммутатор, первый и второй информационные входы которого соединены соответственно с первым н вторым входами блока линейного кодирования, первый и второй выходы коюутатора соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, а третий и,четвертый выходы соединены соответственно с суммирующим и вычитающим входами половины старших разрядов реверсивного счетчика, при этом вход суммирующего счетчика соединен с тактовым входом интегратора, а выход - с управляющим входом коммутатора, Работа этого интегратора для достижения заданной точности при уменьшенном числе тактов интегрирования посредством счетчика и коммутатора организуется в два этапа (31 . Его недостаток - .ограниченное быстродействие.789998 Блок линейногокодирования Функциональная схемавно эта ин 5 Цель изобретения - повышение быстродействия.Поставленная цель достигается тем , что в следящий стохастический интегратбр, содержащий блок линейного кодирования, первый вход которого является информационным входом интегратора, Ьеверсивный счетчик, генератор случай. ных чисел, блок сравнения, первая группа входов которого .соединена соответственно с выходами генератора случайных чисел, а вторая группа входов с соответствующими выходами реверсивного счетчика, выход блока сравнения соединен со вторым входом блока линейного кодирования и является выходом интегратора, суммирующий счет% чик, вход которого является тактовым входом, интегратор, дополнительно введены дешифратор и группа коммутаторов, причем одноименные информационные входы всех коммутаторов объединены Щ и подключены соответственно к первому и второму выходам блока линейного кодирования, первый и второй выходы каждого коммутатора соединены соответственно с суммирующим и вычитающим 2 входами соответствующего разряда реверсивного счетчика, выход суммирующего счетчика соединен со входом дешифратора, каждый выход которого соединен с управляющими входами соответствующих коммутаторов.Влок-схема интегратора приведена на чертежеНа первом этапе интегрирования сигналы, поступающие на входы коммутаторов, в зависимости от знака, переда- щоются в реверсивный счетчик в первыйстарший разряд, т.е, другими словами, входная информация поступаетна входы +1 и -.1 (1 " номер триггерасчетчика 3) реверсивного счетчика ,3 с выходов +1 и -1 коммутатора К 1.При этом 1,-1 младших разрядов реверсивного счетчика 3 в работе не участ- вуют, когда содержимое счетчика 5 станет равным 2 Си 2, на выходе счетчика , 5 возникает сигнал, который поступа ет на вход дешифратора б. По этому сигналу дешифратор б подключает выходы блока 1 линейного кодирования ко второму старшему разряду реверсивно" го счетчика 3. Начинается второй этап 6 Интегратор содержит блок 1 линейного кодирования, группу коммутаторов 2, реверсивный счетчик 3, блок 4 сравнения, суммйрующий счетчик 5, дешифратор б, генератор 7 случайных чисел. Первый выход 1 линейного кодирования соединен с первыми входами, а второй выход - со вторыми входами группы коммутаторов 2. Выходы коммутаторов группы 2 соединены с соответствующими выходами реверсивного счетчика 3, выходы которого соединены со вторыми входами блока 4 сравнения.Выходы генератора 7 случайных чисел соединены с первыми входами блока 4 сравнения. Выход суммирующего счетчика 5 соединен со входом дешифратора б, каждый выход кОторого соединен с управляющими входами соответствующих коммутаторов 2. Интегратор работает следующим образом.Перед началом работы счетчики 3 и 5 йаходятся в нулевом положении. При включении интегратора на суммирующий вход блока 1 линейного кодирования поступает входной поток. В это же время на вход счетчика поступают тактовые импульсы. Блок 1 линейного кодирования выполняет функции сумматора по модулю. два с двумя выходами, что поясняется таблицей. интегрированиями входная информацияпоступает на входй+2 и -2 реверсивного счетчика 3 с выходов +1 и -1коммутатора К 2, при этом в работене участвуют уже 1 - 2 младших разрядов реверсивного счетчика 3. Когдасодержимоесчетчика 5 станет равным22 0 п 2, на выходе счетчика 5 появляется сигнал,.который поступает навход дешифратора б. По этому сигналудешифратор б подключает выходы блока 1 линейного кодирования уже ктретьему старшему разряду реверсиго счетчика 3. Начинается третийинтегрирования, при этом входнаяформация поступает на входы +3 и -3реверсивного счетчика 3 с выходовфПатент,ул, Проектная версивного счетчика 3, На 1 -ом этапе интегрирования входные сигналы передаются с весом 8 через коммутатор К 8 в самый младший Г -ый разряд реверсивного счетчика 3. Таким образом, на каждом этапе интегрирования, начиная со второго, происходит уточнение ранее накопленной величины. Функция дешиФратора б состоит н том, что на каждом этапе интегрирования он выбирает соответствующий коммутатор из блока коммутаторов 2, По окончании-го этапа работы процесс "отслеживания" величины р(х ) может быть остановлен. Необходимо отметить, что на первом этапе интегрирования сравнение кодов счетчика 3 и генератора случайных чисел 7 (ГСЧ) проиходит аналогичным образом, как и на втором, третьем и.-ом этапах. Во всех случаях сравнивается 1 разрядный код содержимого счетчика 3 и 1 разрядный код случайноО го числа. Однако на первом этапе интегрирования содержимое-1 младших разрядов остается неизменным, на втором этапе интегрирования содержимое Г -2 младших разрядов реверсивного счетчика 3 остается неизменным и т.д. На последнем, В -ом этапе интегрирования, - содержимое всех разрядов реверсивного счетчика 3. Этот Факт сказывается только на точности преобразования код-вероятность. Так, на первом этапе интегрирования точность преобразонания определяется величиной 2 ", на втором - 2 на третьем -У Г2 и т.д., а на 1 -ом этапе- величи-, ной 2 35Таким образом, введение в устройство дешифратора б и группы коммутаторов 2 сокращает процесс слежения практически в 1 раз при 8 этапах Интегрирования. 40Формула изобретения Следящий стохастический интегратор,содержащий блок линейного кодирования, первый вход которого являетсяинФормационным входом интегратора,реверсивный счетчик, генератор случайных чисел, блок сравнения, перваягруппа входов которого соединена со-ответственно с выходами генератораслучайных чисел, а вторая группа входов - с соответствующими выходами реверсивного счетчика, выход блока срав.нения соединен со вторым входом блока линейного кодирования и являетсявыходом интегратора, суммирующий счетчик, вход которого является тактовымвходом интегратора, о т л и ч а ю -щ и й с я тем, что, с целью повышениябыстродействия, он содержит дешиФратор н группу коммутаторов, причем одноименные информационные входы всехком;утаторов объединены и подключенысоответственно к первому и второмувыходам блока линейного кодирования,первый и второй выходы каждого коммутатора соединены соответственно ссуммирующим и вычитающим входами соответствующего разряда ренерсинногосчетчика, выход суммирующего счетчика соединен со входом дешифратора,каждый выход которого соединен с управляющими входами соответствующихкоммутаторов. Источники инФормации, принятые но внимание при экспертизе1. Гейнс. Стохастическая вычислительная машина. "Электроника", 1967, Р 14. 2. Яковлев В.В. и Федоров Р,фСтохастические вычислительные машины. Л., "Машиностроение", 1974,с 150-154, рис бб,3 Авторское свидетельство СССРР 587468, кл. 006 Р 15/36, 1976 прототип