Цифровой фильтр с регулируемым коэффициентом передачи

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 11783800(22) Заявлено 2901,79 (21) 2718036/18-24с присоединением заявки Ио(23) Приоритет -Опубликовано 311,80,Бюллетень М 44Дата опубликования описания 051280 51)М, К,з О 06 Г 15/36 Государственный комитет СССР по делам изобретений и открытий(54) ЦИФРОВОЙ ФИЛЪТР С РЕГУЛИРУЕМЫМ КОЭФФИЦИЕНТОМПЕРЕДАЧИ мМ =Е о Х -Е Ь Уи. ь ппь=0 1=1 Изобретение относится к области цифровой обработки сигналов, в частчости к цифровой Фильтрации, и может быть использовано в различных цифровых комплексах, например, для обра ботки случайных процессов.Известный рекурсивный Фильтр ,1 содержит запоминающее устройство, умножитель, накапливающий сумматор и реализует решение разностного уравне ния вида где х, - значение входного сигнала в им такте;У ; - значение выходного сигнала в им такте;а;, Ь; - коэффициенты определяющие частотную характеристику Фильтра.В таком фильтре можно реализовать произвольную частотную характеристику, для чего необходимо лишь задать соответствующие коэффициенты а и Ь;. 25Недостатком фильтра является широкий диапазон изменения значений сигнала, обрабатываемого в блоках фильтра, и выходного сигнала, соответствующий диапазону изменения входного 30 сигнала, что приводит к необходимости увеличивать разрядность блоков Фильтра и устройств обработки отфильтрованного (выходного) сигнала для достижения приемлемой точности,Известный цифровой Фильтр )2) наиболее близок по технической сущности и решаемой задаче к предлагаемому техническому решению, В известном Фильтре коэффициент передачи автоматически регулируется обратно пропорционально изменению уровня фильтруемого сигнала. Это позволяет сузить диапазон изменения амплитуды выходного сигнала и, следовательно, уменьшить разрядность устройств обработки отФильтрованного (выходного) сигнала. Известный цифровой Фильтр содержит соединенные в кольцо запоминающее устройство выборок, умножитель и накапливающий сумматор, а также запоминающее устройство коэффициентов, подключенное ко второму входу умножителя, блок сравнения, к первому входу которого подключен выход умножителя, ко второму входу - датчик уровня выходного сигнала, а к выходу - интегратор, выход которого подсоединен к выходу запоминающего устройства коэффициетов.Работа этого фильтра тактирована частотой квантования входного сигнала В каждом такте цифровой фильтр приниМает входной сигнал, вырабатывает вспомогательный выходкой сигнал, а затем и сам выходной сигнал.Очередное значение нходного сигнала поступает в запоминающее устройство выборок, где хранятся предыдущие значения входного и выходного вспомо.гательного сигналов. Из запоминающего устройства выборок указанные значения входного и вспомогательного выходного сигналов поочередно подаются на умножитель, где умножаются на значения соответствующих коэффициентов, поступающие из запоминающего устройства коэффициентов. Результаты перемножения складываются в накапливающем сумматоре, Полученное значение суммы, являющееся вспомогательным выходным сигналом текущего такта, записывается в запоминающее устройство выборок и поступает на умножитель,г= с(2) где т, - значение вспомогательноговыходного сигнала в и-мтакте, определяемого Формулой ,1);значение корректирующегомножителя, определяемогоуравнениемС = С, + )(А)а, (3) где А - сигнал порогового уровня;коэффициент интегрирования. В эта же время на второй вход умножителя с запоминающего устройствакоэффициентов поступает значение корректирующего множителя. Указанныймножитель регулирует коэффициент передачи фильтра. Полученный н результате умножения сигнал является ны-.ходнымсигналом цифрового фильтра.Этот сигнал подается на блок сравнения, на второй вход которого проходитсигнал порогового уровня от датчикауровня выходного сигнала, В блокесравнения выходной сигнал сравнивается с пороговым уровнем. Полученнаяпри этом разность между пороговымуровнем и выходным сигналом поступает на вход интегратора. Интеграторвырабатывает сигнал, изменение которого находится в обратной зависимостиот среднего отклонения выходного сигнала от порогового уровня. Сигнал свыхода интегратора подается на запоминающее устройство коэффициентов ив качестве значения корректирующего .множителя на умножитель в очередномтакте для умножения на него очередного значения вспомогательного выходного сигнала, Значение выходногосигнала 2 при этом определяется вы- ражением В уравнении (3) для упрощения дискретное интегрирование разности порогового уровня и выходного сигналазаменено негрерывным интегрированием,Недостатком известного фильтра является то, что несмотря на сужениедиапазона выходного сигнала фильтрадинамический диапазон сигнала, обрабатываемого в самом фильтре, остается широким, а именно равным динамическому диапазону входного сигнала.11 Это обстоятельство приводит к необходимости увеличивать разрядностьблоков фильтра, т. е. к увеличениюего несо-габаритных характеристик.Цель изобретения - сокращение обо 1 рудонания путем уменьшения разрядности его блоков без сужения динамического диапазона входного сигнала, который может обработать фильтр,Сущность изобретения заключаетсян том, что производится предварительная регулировка мощности входногосигнала путем умножения его на корректирующий множитель, приводящая куменьшению его динамического диапазона, затем такой вспомогательный входной сигнал обрабатывается н фильтре,после чего осуществляется окончательная регулировка мощности отфильтрованного сигнала путем умножения егона тот же корректирующий множитель.ЗО Так как уменьшение динамического диапазона сигнала происходит таким образом, что мощный сигнал несколькоослабляется, а слабый сигнал усилинается, после каждого умножения сиг 35 нала на корректирующий множитель производится сдвиг произведения в сторону старших разрядов, чтобы сместитьдинамический диапазон отрегулированного сигнала к верхней границе динамического диапазона входного сигнала и работать всегда с достаточномощным сигналом.Поставленная цель достигается тем,что в цифровой Фильтр, содержащийблок памяти выборок, блок памяти коэффициентов, накапливающий сумматор,блок умножения, блок сравнения, датчик уровня выходного сигнала, выходкоторого соединен с первым входомблока сравнения, выходом подключенного ко входу интегратора, ныход накапливающего сумматора подсоединен ковходу блока памяти выборок а ныходблока памяти коэффициентов - к первому входу блока умножения, введеныкоммутатор выборок, коммутатор коэфФициентов, коммутатор слагаемых и регистр сдвига, выход которого являетсявыходом фильтра и соединен со вторымвходом блока сравнения и первым вхоЯ дом коммутатора слагаемых, При этомвыход коммутатора слагаемых, подключен ко входу накапливающего сумматора, выходом соединенного с первым входом коммутатора выборок, выход котороу го подключен ко второму входу блокаумножения, ныходом соединенного со входом регистра сдвига и вторым входом коммутатора слагаемых, третий вход которого является нулевым входом фильтра. Выход интегратора подключен к первому и второму входу коммутатора коэффициентов, третий нход5 которого служит установочным входом фильтра, выход блока памяти выборок подключен ко второму входу коммутатора выборок, третий вход которого является входом фильтра. Вход блока памяти коэффициентов соединен с выходом коммутатора коэффициентов соединен с выходом коммутатора коэффициентов, управляющий вход которого объединен с управляющими входами ком 20 25 30 35 мутатора выборок и коммутатора слагаемых и является управляющим входом фильтра.На чертеже изображена структурная схема цифрового фильтра с регулируемым коэффициентом передачи.Цифровой фильтр содержит последовательно включенные накапливающий сум. матор 1 и блок 2 памяти выборок,.последовательно включенные блок 3 памяти коэффициентов, блок 4 умножения, регистр 5 сдвига, блок б сравнения и интегратор 7, датчик 8 уровня выходного сигнала, коммутатор 9 выборок, коммутатор 10 коэффициентов, коммутатор 11 слагаемых, вход 12 управления, установочный вход 13, нулевой вход 14.Принцип работы цифрового Фильтра с регулируемым коэффициентом передачи заключается в следующем. Работа цифрового фильтра тактирована частотой квантования входного сигнала, В каждом такте цифровой фильтр принимает входной сигнал, вырабатывает вспомогательный входной сигнал и далее вспомогательный выходной сигнал, а затем и сам выходной сигнал. Для выполнения указанных трех этапов обработки коммутаторы 9, 10, 11 по командам, поступающим со входа 12;. управления, синхронно подключают к своему выходу последовательно первый, второй и третий входы.Кроме того, в каждом такте фильтр вырабатывает очередное значение. корректирующего множителя, регулирующего коэффициент передачи Фильтра.В начале каждого такта коммутаторы 9, 10, 11 находятся в первом положении, когда их первые входы подключены к выходам. Очередное значение входного сигнала Х поступаетсна коммутатор 9 выборок и через не-, го на блок 4 умножения, на другойвход которого подается сигнал корректирующего множителя с выхода интегратора 7 через коммутатор 10 коэффи.циентов и блок 3 памяти коэффициен- тов.Полученный при этом сигнал произведения поступает с выхода блока 4 на 40 45 50 55 60 65регистр 5 сдвига, где производитсяего сдвиг на в разрядов в сторонустарших. С выхода регистра сдвигаполученный таким образом вспомогательный входной сигнал поступаетчерез коммутатор 11 слагаемых, черезнакапливающий сумматор 1 н блок 2памяти выборок, При этом соотношениемежду входным сигналом и вспомогательным входным сигналом имеет следующийвид: х х с гМ и(4) и число ю разрядов, на которое производится сдвиг сигнала произведения в регистре 5 сдвига, согласовано с ве личиной сигнала, поступающего с датчика 8 уровня выходного сигнала, таким образом, чтобы вспомогательный входной сигнал Хп был достаточно большим и попадал в старшие разряды блока 2 памяти выборок. В блоке 2 памяти выборок хранятся также предыдущие значения вспомогательного нхоцного и вспомогательного выходного сигналов,Далее по команде, поступающей со входа 12 сигнала управления, коммутаторы 9, 10 и 11 переключаются во второе положение, при котором к их выходам оказываются подключенными вторые входы, При этом из блока 2 памяти выборок указанные значения вспомогательного входного и нспомогательного ныходнсго сигналов поочередно проходят через коммутатор 9 выборок на блок 4, где переумножаются на соответствующие значения коэффициентов, поступающие из блока 3 памяти коэффициентов, в которой они предварительно (перед началом работы) эаписываются через установочный вход 13 и коммутатор 10 коэффициентов, Результаты перемножения в блоке 4 поступают через коммутатор 11 слагаемых в накапливающий сумматор 1, где суммируются, Полученное значение У, суммы является вспомогательным выходным сигналом текущего такта, Оно определяется выражением (1) и записывается н блоке 2 памяти выборок для использования в следующих тактах работы фильтра. Затем по команде, поступающей со входа 12 сигнала управления, коммутаторы 9, 10 и 11 переключаются в третье положение, при котором к их ныходам оказываются подключенными третьи входы. При этом вспомогательный выходной сигнал, полученный в накапливающем сумматоре 1, поступает с его выхода через коммутатор 9 выборок на второй вход блока 4, на первый вход которого подается корректирующий множитель С с выхода интегратора 7 через коммутатор 10 коэффициентов и блок 3 памяти коэФ" Фициентов. Полученный при этом сигнал произведений поступает с выхода блока 4 на регистр сдвига, где производится его сдвиг на в разрядов иСТОРОНУ СТаРШЕ 1 Х И ФОРМИРУс:7:СЯ 1.аКИМ образом выходной сигнал Е 7 (кльтра, определенный выражениел;5)Накапливающий сумматор 1 подклочается через коммутатор слагаемых кнулевому входу 14 и обнуляется.Выходной сигнал с регистра 5 сдвиГа пОДаетсЯ на 671 ок б сравнени 11, навторой вход которого поступает сигнал порогового уровня с датчика 8уровня выходного сигнала, В блоке бсравнения ьыходной сигнал сравнивается с пороговым Уровнем. Полученнаяпри этом разность между пороговым 15уровнем и выходным сигналом пастугает на вход интегратора 7. Интегратор7 выРабатьвает сигнал д изменение котарога находится в обратной завси-.МОСТК ОТ СЭЕГ,НЕГО От(1(ОЫЕЕИЯ Б:чд 0110 го сигнапа от порогового уровня,. Сиг -нал с вьхода интегратора 7 (ода(тсянссг Входы ксАъУтд.таре 10 кОэй.ЗК 11 Ст 013К Б 1(асСС ГВЕ;(ОРосдТКРд;К ЩЕГО МН "дд;д:.", .ля С через блок 3 памяти коз 1 дфеддкег -тОБ госгупае 7 Б 0007 Бет(:твуо 1 Не макоты БремР:к 11 а блок 4, как бьло г.Оказано,Значение корректлрующега мнсжи геляС г;ри этом определяется дзыражакем(3), ЗбЗффективнастЕд пр(ддг 10"ечеОГО цифра -БОГО Фдлльтра с реГулируемым каэффкциентом передачи состои г в том, чтокОРРРкткРУоЩдй ме 01(л г "чдь СЕтся ДлЯ Р(=ГулеРОЗс ния ее тОлька БьдХОДНО ГО НО Л ВХОДО ГО СГ с-Л а В СООТВЕТСТВИИ С рдв(".:1 СТЕОд 41) Пак З га;НсдрЯДУ СО Стабкдкэ адЕй Бд 1 ХСДНГЗ. 0СИГНаЛа Г 1 ИЛЬтас Праиэ БОДИ ГС;д Ч;СТИд; -Ная (ПРСДБсагОИТСЛЬ а:) ОЕ(с",7;".:ООБКсямащнОстк в 1(агнаго скгеала, , ход;1последний стабилизирустся не полоСТЬЮ ВСЛЕДСТВИЕ НЕОдРЕДЕЛдЕЛОС Иего сгектральных характеристик, т(.мне менее ега ди:аклческий диапазонСУКЕ ГВЕНО Сд;дсае ГСЯ, ддо О 70 З БОЛЯЕ 7 -дРсЗРЯДНОСТЬ 6 ЛОКОВ И(РОБОго Фильтра,ВВ 1 дДУ налич.Я абрстОЙ зс 1 Б;1 симОСти ележду мацнастьо Бхад 1 ОГО скгналаи значением карретирую:.,его множктелЯ С, вытскдющ 1 й из Быраженлй- 5)бОЛЬШИМ З:а:ЕНИЯМ ВХОДОГО С;.гваЛаСООТВЕТСТВУОТ МсЛЫЕ ЗНсд 1 ЕЕКЯ С КнаабОРотРи Ум 10 женкк тсдк 1 ХЖИТЕЛЕЙ На УМНОЖИТЕЛЕ С ФИКСИРОзас 1 - Ънай запятой результат умножсния всегда. существен НО ме 11 Ь,;.1 е максимальнавозможного значения Выходного сигнаЛд. УМ 11 ОЖИТРЛЯ. СДВКГ рЕЗУЛЬТс 1 тс В СТОРОНУ СТаР 1:ИХ РсдЗ РЯДОВ ПОСЛЕ д(аЖД 01 Оддо д р.умножения на корректкруюцкй мн(лккпаз валяет грлблкз 1 ть рездуьтатумножения к максимально возможному значению;, при сужении динамического диапазона сигнала за счет регулкрования сместить его к верхней гранлце диыамлческого,циапазона скгнала до регулирования.Зффективность изобретения особенно высока прк обработке нестационарных сигналов с ероккм динамическим диапазоном значений, с изменяющимися спектральными харатеристиками и т. д так как позволяет решлть задачу обработки сигнала Фильтром, состоящим кз блоков . малой разрядностью.Формула изобретенияЦифровой фильтр с регулируемым коэффициентом передачи, содержащий блок памяти вьбора:, бло; памяти коэААИ - циентов, накаплкваощий суматор, блок умножения, бла( сравнения, датчик урозня выходного сигнала, выход которого соедлнен с первым входом блока сравения, выход которого подключен ко .1;д:оДУ интегРатсРа, БыхоД накапливаю:цаго сумматора поцкл;очен ка входу б;Ока памяти Выборок, а зыход блока .7 сМТК КОЭФФИЦИРНТОБ СОЕДИНЕН С ПЕР - вь:м БХОдам блока умножения, а т л ич а ю щ и й с я тем, чта, с целью сокращенкя оборудования, ан содержит коммутатор Выборок, аммутатар коэффициентов, коммутатор слагаемых и регисгр сдвига Выход которого является выходом фильтра и соединен со вторым Входом Сгока сравнения и гер- Б.:. ВХОДам КОММУтатаРд СЛагс 7 ЕМЫХ ВЫод которого падк:почек ко вх(Еду накапгиваюЩего СУегелатаРа, БьдхоД котоРога соединен с гервыл входом коммутатора Выборок, Выход каторога падкЮчен ко второму входу бло:а умаженкя, Выход каторога сседине со Вха -дам регистра сдвига л Бторь:м входомком:.утдтора слагаемых, третий Входкатсрого является улевым Входам филь.тра, вь:хо,ц интегратора подключен кпергому и второму входу коммутаторакоэффициентов, третий вход которогоБ л я е т с я у с т а н а в О ч н ым 11 х О д О м ,", и л ь т р аВыход блока памяти выборок подключенко второму Входу коммутатора зыборбк,третий вход которого является входомФильтра, вход блока памяти коэффициентов соединен с Выходом коммугдтораКОЭА 41 сцЕЕТОВ, УПраВЛяЮцкй ВХОД КОТОро ГО Обсь РДи не н с Уп ра Бляющк дал ВхоДамикоммУ гатаРа выбоРок и ко дмУтатоРа сла 1"аемых и является у 7 оавле:о",Км входомАг 1 л гд д оа,Источники 1 ФОомдцкг,гркнятые во Внкмаие прк экспертизе1. Патент .США - 3703632кл, 235-152, опуб 11. 1973.2. Звторское свидетельства СССР577533, кл, С Оо Р 15/34 д ОЬ,О.7 б,7838 оО Составитель Техред А,ЩеБарановнская Корректор О, Ковинская Грузо едакто аказ 8550/52 51арственногзобретенийЖ, Ра 130 УжгОрод, ул. Проектная,Филиал ППП "Патент Тираж НИИПИ Гос по делам 35 Моск Подписноекомитета С открытий ская наб