Стохастический интегратор

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ(5)М, Кл. но О ЗЛО,79 (21) 2828738/1 вки Нов рисоединеиием з арственный комнтеСССРелам изобретенийн открытий(23) рите летень йЯ 32 Ой публиковано 3 ата опублмкова 3) УДК 681.(71) Заявитель Таганрогский радиотехнический инс им. В.Д. Калмыковау 54) СТОХАСТИЧЕСКИИ ИНТЕГРАТО зряда и к разрядат 5 20 Изобретение относится к вычисли- елькой технике и может быть исполь онако дЛя построения стохастичесих вычислительных устройств.Известны стохастические интегра" оры, содержащие реверсивный счетчик, вход которого является входом нтегратора, а разрядные выходы под лючены к разрядным входам блока тохастического кодирования, выход оторого является выходом интегратоа 11 и 2) . Недостаток таких интеграторов отсутствие воэможности изменения шага интегрирования в процессе их эксплуатации, что существенно сужает и функциональные возможности.Наиболее близок к предлагаемому стохастический интегратор, содержащий блок стохастического кодирования (схема сравнения, разрядные входы которой подключены к генератору случайных чисел), выход которого является выходом интегратора, ренерсивный счетчик, состоящий иэ и синхронных Т-триггеров (1-К-триггеров) и п блоков формирования переноса, причем выход блока Формирования переноса 1- го разряда подключен ко входу блока епи перекоса (1+1)-го-входу триггера (1+1) -Такое устройство обладаьс узкими Функциональными возможностями (невозможность изменения шага интегрирования устройства н процессе его эксплуатации беэ применения соответствующих электрических и механических переключений). Это обьясняется тем, что входные приращения в таком устройстве должны быть фиксированными, с весом, равным весу единицы младшего разряда реверсивного счетчика. Поэтому изменение величины входных приращений (шага интегрирова ния) н изнестком устройстве влечет за собой необходимость. введения соответствующих переключателей в схеме реверсивного счетчика, что существен но усложняет последний и снижает надежность устройства н целом. Вместе с тем, широкий круг практических задач, например решение систем дифференциальных и логических уравнений с использованием стохастических интеграторов, требует н общем случае наличия различных величин входных приращений интеграторов. Аналогичное требование возникает также в случаерешения одной и той же задачи с раз ной точностью и скоростью.Цель изобретения - расширение функциональных возможностей за счет обеспечения изменения шага интегрирования.Поставленная цель достигается тем, что в стохастическом интеграторе, содержащем блок стохастического кодирования, выход которого является выходом интегратора, и-разрядный реверсивный счетчик, первые входы разрядов которого соединены с соответствующими входами блока стохастического кодирования, второй выход каждого Разряда реверсивного счетчика, кроме старшего разряда, соединен с первым входом соседнего старшего разряда реверсивный счетчик содер 1жит дополнительный нулевой разряд, вход которого соединен с третьим выходом первого разряда, а первый выход - с первым входом первого разряда, третий выход каждого разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, соединен со вторым входом соседнего младшего разряда, кроме дополнительного нулевого разряда, второй выход старшего разряда реверсивного счетчика соединен со вторым входом соседнего младшего разряда, третьи входы разрядов реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и второй вход старшего разряда подключены к синхронизирующему входу интегратора, каждый, начиная с четвертого по (К+3)-ый, вход каждого К-го разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и каждый, начиная с третьего псь (и+2)-ый, вход последнего старшего разряда соединен с четвертым выходом соотввтствующего соседнего младшвго разряда и вторым выходом дополнительного нулевого разряда.Кроме того, каждый разряд дополнительного нулевого и старшего разрядов содержит триггер, первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, элемент НЕ и блок формирования переноса, первый вход которого соединен с Т-входом триггера и является первым входом разряда реверсивного счетчика, прямой выход триггера соединен с первыми входами первого элемента ИЛИ, первогои третьего элементов И, выход третввго элемента И. является первым выходом разряда реверсивного счетчика, инвврсный выход триггера соеди нвн с первым входом второго элемента ИЛИ и является четвертым выходом разряда рвверсивного счетчика, каждый, начиная со второго по (1+1)-ый вход пврвого элемента И является соответствующим входом разряда реверсив ного счетчика, начиная с четвертого по (К+3)-ый, выход первого элемента Исоединен с первым входом третьегоэлемента ИЛИ, второй вход которогоявляется вторым входом разряда реверсивного счетчика, выход третьегоэлемента ИЛИ соединен со входом элемента НЕ, со вторыми входами первогои второго, элементов ИЛИ и являетсятретьим выходом разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элеимента И и первым входом второго элемента И, второй вход которого является третьим входом разряда ревер. сивного счетчика, а выход соединенс С-входом триггера, выходы первогои второго элементов ИЛИ соединенысоответственно со вторым и третьимвходами блока формирования переноса,выход которого является вторым выходом разряда реверсивного счетчика.20 Старший разряд реверсивного счетчика содержит триггер, первый, второй и третий элементы И и элемент НЕ,причем Т-вход триггера является первым входом старшего разряда ревер сивного счетчика, прямой выход триггера соединен с первыми входами первого и третьего элементов И, выходтретьего элемента И является первымвыходом старшего разряда реверсивного счетчика, каждый начиная со второго по (и+1)-ый, .вход первого элемента И является соответствующим входомстаршего разряда реверсивного счетчика, начиная с третьего по (и+2)-ый,выход первого элемента И соединен совходом элемента НЕ и является вторымвыходом старшего разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элемента И и первым входом второго эле мента И, второй вход которого является вторым входом старшего РазРядареверсивного счетчика, а выход соединен с С-входом триггера.ДополнитеЛьный нулевой разряд ре версивного счетчика содержит триггер и источник постоянного сигналалогической единицы, выход которогоявляется первым выходом дополнительного нулевого разряда реверсивногосчетчика, Т-вход триггера являетсявходом дополнительного нулевого разряда реверсивного счетчика, а инверсный выход - вторым выходом дополнительного нулевого разряда реверсивного счетчика.На фиг. 1 приведена блок-схемастохастического интегратора; нафиг, 2 - схема (1+1)-го разряда реверсивного счетчика(1 = 0,1,2,(п)Стохастический интегратор имеет 60 синхронизирующий вход 1, дополнительный нулевой разряд 2 О и и разрядов 24, 22 и , 2 реверсивногосчетчика, блок 3 стохастического кодирования, выход которого является65 выходом 4 стохастического интегратора,4 Я 5 6 Любой (1+1)-ый разряд реверсивного счетчика, за исключением дополнительного нулевого и старшего разрядов имеет (см. Фиг. 2) вход для сигналов переноса 5;+, входы б; б; б , , связывающие его с сосед- ними мпадшими 1 разрядами, вход 7 ( ,для сигнала блокировки счета, синхронизирующий вход 8;+, триггер 91+, первый 10.(, второй 11,.и третий 12+ элементы И, первый 13.(+, второй 14+ и третий 15+ элементы ИЛИ, элемент НЕ 16,;+, блок 17+ Формирования переноса, выход 18(+ для сигналов переноса, инверсный выход 194 триггера, прямой выход 20 (1+1)-го разряда, выход 21,для сигнала бло1 ю кировкн счета.Вход интегратора 1 подключен ко входам 8 всех разрядов реверсивного счетчика, кроме дополнительного нулевого. Вход 5 + для сигнала пере носа в (1+1)-ый разряд подключен к выходу 18; для сигнала переноса из соседнего младшего 1"го разряда, а также к Т-входу триггера 9+л(1+1),з +1входов б+, б +,б элемента И 10+ подключены к инверсным выходам всех триггеров соседних младших разрядов счетчика. Вход 7подключен к выходу 21 (1+2)-го разряда и ко второму входу элемента ИЛИ 151+. ЗО Первые входы элементов ИЛИ 13,+ и 144подключены соответственно к прямому и инверсному выходам триггера 9 + . Вторые входы этих элементов соедйнены между собой и подключены к выходу элемента ИЛИ 15 ( и к выходу 21( (1+1)-го разряда счетчика, а выходы подключены соответстввнно ко второму и третьему входам блока формирования переноса 17+ . Прямой выход триггера 9+1 подключен 4 О также к (1+2)-му входу элемента И 10 и ко входу элемента И 12 ,выход 20которого соединен со входом (1+1)-го разряда блока 3 стохастического кодирования. Инверсныйвыход триггера 9+ через выход 19 +подключен на входы элементов И 10всех старших разрядов счетчика. Выход элемента И 10,(+ соединен совторым входом элемента ИЛИ 15 ,выход 21+ которого подключен ковходу 7; 1-го разряда, а через элемент НЕ 16+ - ко входам элементовИ 12 + и 11 . Выход последнегоподключен к С-входу триггера 9,(Выход блока 3 стохастического кодирования подключен к выходу 4 устрой"ства,Следует отметить отличие дополнительного нулевого и старшего п-горазрядов от остальных разрядов.Триггер 9 нулевого разряда предназначендля хранения масштабной единицы(маркера) при работе интегратора сминимальным шагом, Этот триггер неработает в счетном режиме, его Свход не подключен ко входу 1 устройства, а прямой выход не подключен к блоку 3. Кроме того, дополнительный нулевой разряд не имеет блока 17 Формирования переноса. Поэтовму он не содержит элементов И 1011, 12, ИЛИ .13, 1 15 и элемента НЕ 16 . Вход 5 блока формирования переноса первого разряда подклю.чен к источнику постоянного сигналалогической единицы.Старший и-ый разряд не имеет блока 17 и формирования переноса элементов ИЛИ 13 н и 14 и входа 7 И, в силуэтого отпадает также необходимостьв элементе ИЛИ 15 н.Упоминаемый в формуле изобретенияиндекс порядкового номера разряда реверсивного счетчика К имеет следующие пределы изменения: 2,3 п,Устройство работает следующим образом,Перед началом процесса интегрирования в реверсивный счетчик заноситсяначальное значение подынтегральной .функции уо, например, путем подачи параллельного кода у на установочные Б-входы триггеров. Младшийразряд записываемого кода должен содержать масштабную единицу (маркер),которая в преобразовании двоичногокода функции у в стохастическую последовательность нв участвует. Такесли интегратор содержит 10 числовых разрядов (и) и должен работать с шагом ь х:2 ь, то код начального значвния функции уо имеет видОУ( УУУУ у 10000,Если необходимо, чтобы интеграторработал с минимально возможным шагом ых=2 (используется вся разрядность), то код уо должен быть следующимО, ууауъу 4 у 5 уь У 7 уа уф у 1Если начальное значение подынтегральной Функции у равно нулю, тоОпри занесении вго в счетчик необходимо масштабную единицу записыватьтолько в разряд, определяемый величиной шага интегрирования, Например,при уо=О,дх=2- код начального условия будет 0,00000100000,Занесение начального значенияподынтвгральной Функции с масштабнойединицей автоматически настрайваетинтегратор на работу с соответствующей величиной шага интегрирования.Это достигается тем, что приращения ду, поступающие со входа 1 устройства на входы 8 всех разрядов,кроме нулввого, проходят лишь наС-входы триггеров более старших разрядов по отношению к разряду, хранящему масштабную единицу. В разряд,хранящий масштабную единицу, а такжвв младшив по отношению к нему разряды приращения на С-входы триггеров не поступают.Например, интегратор, имеющий 10 числовых разрядов и один дополнительный, должен быть настроен на работу с шагом Ьх-"2 . В счетчик заносится код начального значения подынтегральной функции5Уо - 0 ку( Уд УУ,У У 10000. Единичные сигналы с инверсных выходов триггеров младших четырех разрядов и с прямого выхода триггера пятого разряда, хранящего масштабную единицу, вызывают срабатывание элемен. тов И 10, ИЛИ 15, формирующих сигнал блокировки счета. С выхода злецента ИЛИ 15 сигнал инвертируется элементом ИЛИ 16 и закрывает. элементы И 11, И 12. В результате приращения +Ау не проходят через элемент И 11 на С-вход триггера 9. Сигнал с выхода элемента ИЛИ 15 проходит также через цепочку элементов ИЛИ 1515,15 и 15),элементы НЕ 164,20 16, 16 , 16,) й запрещает поступление приращений +ау через элементы И 114, 11 э, 11 , 11( на С-входы триггеров 94.,9 З, 9 , 9, которые в течение всего интервала интегрирования остаются в нулевом состоянии, Для того, чтобы триггеры в разрядах старше масштабного работали в счетном режиме (при сложении или вычитании), блоки формирования переноса 17, 17, 17 з, 174, 17 неработающих разрядов должны вырабатывать единичные сигналы. Это обеспечивается тем, что на всем интервале интегрирования в режиме сложения через элементы ИЛИ 13, 13 , 13 Э, 134, 13, а в режиме вычитания через элементы ИЛИ 144, 14, 14 14 единичные сигналы с вйходов элементов ИЛИ 15 15, 15 З, 154, 15поступают на соответствующие входы блоков формиро О вания переноса 17), 17, 17 з, 174, 17. Так как масштабная единица является только управляющей и не несет информации о величине и знаке функции у, то она, во избежание искажения результата, не должна воприниматься блоком 3 стохастического кодирования, Это достигается тем, .что сигнал с прямого выхода триггера 9 блокируется элементом И 12, закрытым сигналом с элемента НЕ 16, и на вход блока 3 не поступает. Посколвку в разряде старше масштабного элементы И 12 и ИЛИ 15 при заданном шаге интегрирования никогдане срабатывают, то на выходах злемент 4 а .НЕ 16 этих разрядов будут существовать единичныесигналы, разрешающие прохождение через элементы И 11 приращений ьу С-входы триггеров 9, а через элементы И 12 - сиг- фб налов с прямых выходов этих триггеров на входы блока 3.Блок стохастического кодирования 3 обеспечивает преобразование текущего значения йодынтегральной 65 функции у в стохастическую тактированную последовательность ( ) всоответствии с известным алгоритмом1,если Ч ) КЧ И)=если 1(1 ) -1,)Ч,где Н -и - разрядные равномерно3 распределенные случайные числа;И - число статистических испытаний (шагов интегрирования),Предлагаемое изобретение, позволяющее реализовать стохастическийинтегратор с возможностью автоматического изменения величины шага ин) тегрирования путем простой корректировки кода начального условия, суественно расширяют функциональные возможности этого устройства. Так, очень эффективно использование предлагаемого интегратора в различных системах моделирования, в которых в целях оптимизации модели требуется оперативно изменять ее параметрыв процессе многократного просчета,Формула изобретения1. Стохастический интегратор, содержащий блок стохастического кодирования, выход которого является выходом интегратора, и-разрядный реверсивный счетчик, первые выходы разрядов которого соединены с соответствующими входами блока стохастического. кодирования, второй вход каждого разряда реверсивного счетчика, кроме старшего разряда, соединен с первым входом соседнего старшего разряда, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет обеспечения изменения шага ивтегрирования, реверсивный счетчик содержит дополнительный нулевой разряд, вход которого соединен с третьим выходом первого разряда, а первый выход - с первым входом первого разряда, третий выход каждого разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, соединен со вторым входом соседнего младшего разряда, кроме дополнительного нулевого разряда, второй выход старшего разряда реверсивного счетчика соединен со вторым входом соседнего младшего разряда, третьи входы разрядов реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и второй вход старшего разряда подключены к синхронизирующему входу интегратора, каждый, начиная с четвертого по (К+3)-ый, вход каждого К-го разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и каждый, начиная с третьегопо (и+2)-ый, вход старшего разряда соединен с четвертым выходом соответствующего соседнего младшего разряда вторым выходом дополнительного нулевого разряда2, Интегратор по п. 1, о т л ич а ю щ и й с я тем, что, каждый разряд, реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, содержит триггер, первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, элемент НЕ и блок формирования переноса, первый вход которого соединен с Т- входом триггера и является первым входом разряда реверсивного счетчика, прямой выход триггера соединен с первыми входами первого элемента ИЛИ, первого и третьего элементов И, выход третьего элемента И является первым выходом разряда реверсивного счетчика, инверсный выход триг гера соединен с первым входом второго элемента ИЛИ и является четвертым выходом реверсивного счетчика, каждый, начиная со второго по (1+1)-ый, вход первого элемента И является соответствующим входом разряда реверсивного счетчика, начиная с четвертого по (К+3)-ый, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого является вторым входом разряда реверсивного счетчика, выход третьего элемента ИЛИ соединен со входом элемента НЕ, со вторыми входами первого и второго элементов ИЛИ и является третьим выходом разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элемента И и первым входом второго элемента И, второй вход которого является третьим входом разря да реверсивного счетчика, а выход соединен с С-входом триггера, выходы первого и второго элементов ИЛИ соединены соответственно со вторыми третьим входами блока формирования переноса, выход которого является вторым выходом разряда реверсивного счетчика.3. Интегратор по пп. 1 и 2, о тл и ч а ю щ и й с я тем, что старший разряд реверсивного счетчика со,держит триггер, первый, второй и третий элементы И и элемент НЕ, причемТ-вход триггера является первым входом стахаего разряда реверсивногосчетчика, прямой выход триггера соединен с первыми входами первого итретьего элементов И, выход третьегоэлемента И является первым выходомстаршего разряда реверсивного счетчика, каждый, начиная со второго по(и+1)-ый, вход первого элемента Иявляется соответствующим входом старшего разряда реверсивного счетчика,начиная с третьего по (и+2)-ый, выход первого элемента И соединен совходом элемента НЕ и является вторым выходом старшего разряда реверсивного счетчика, выход элемента НЕсоединен со вторым входом третьегоэлемента И и первым входом второгоэлемента И, второй вход которогоявляется вторым входом старшего разряда реверсивного счетчика, а выходсоединен с С-входом триггера.4. Интегратор по пп. 1-3, о тл и ч а ю щ и й с я тем, что дополнительный нулевой разряд реверсивного счетчика содержит триггер и источник постоянного сигнала логической единицы, выход которого является первым выходом дополнительногонулевого разряда реверсивного счетчика, Т-вход триггера является входомдополнительного нулевого разряда реверсивного счетчика, а инверсныйвыход - вторым выходом дополнительного нулевого разряда реверсивногосчетчика,1Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССР М 344458, кл. О 06 Г 15/36, 1972.2. Авторское свидетельство СССР 9 428411, кл, С 06 Г 15/36, 1974.3. Федоров Р.Ф Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации, Л., фМашиностроение, 1978, с. 124, рис. 46 (прототип) .Фиг. 1 илиал ППП "Патент", г, Ужгород НИИПИ Заказ 7550/32 860082 фи аж 74 дписное оектная,