Цифровой интегратор

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1 и 903875(53)М. Кл. 606 Р 7/64 ЗЪаударстаенаый комнтет СССР .Опубликовано 07,02,82, Бюллетень5 яо делам язобретеннй н втерытнй(53) УД К 681.323. . (088.8) дата опубликования описания 07.02.82(72) Автор изобретения М, С. Сивашев тфФтт ц 1 ьу Д. Кйййксйа 3) Заявмтел ганрогскии радиотехннче институт им 4) ЦИФРОВОЙ ИНТЕГРАТОР 10 с кои сущустройаторножения,грала,ходной и ким по техниче мому является регистр и сумм йункции, блок ум тр остатка инт Наиболее бпиз ности к предлага ство, содержащее поды нтегральной сумматор и реги стохастический и выходной блоки ереключатель, в22. Изобретение относится к вычислитель ной технике и может быть использовано в качестве решающего блока цифровых интегрирующих машин или специализированных вычислителей интегрирующего типв,Известен цифровой интегратор, содер- жащий устройство формирования и хранения входных приращений, первый сумматор, регистр подынтегральной функции, схему умножения, второй сумматор, регистр остатков, схему ИЛИ, дополнительный сдвиговый регистр, три схемы ИЫ .Недостатком данного интегратора является погрешность, возникающая вспедствие квантования переменных. Недостатком данного устройства явля ется погрешность, линейно возрастающая с ростом переменной интегрирования.Цель изобретения - повышение :точности вычисления интеграла.Поставленная цель достигается тем,. что в интегратор, содержащий первый регистр и первый сумматор, первый вход которого соединен с входом приращений подынтегральной функции интегратора, выход - с первым входом первого блока умножения и входом первого регистра, второй вход первого блока умножения соединен с входом приращений переменной интегратора, а выход соединен с первым входом второго сумматора, выход которого соединен с первым входом первого элемента И, выход которого является выходом интегратора, выход первого регистра соединен со вторым входом первого сумматора, выход второго сумматора ;соединен со входом второго регистра, выходы младших разрядов которого соединены со вторым входом второго сумматора иТакие интеграторы позволят на порядок и более повысить точность интеко рирующих машин и упростить вопросы оценок погрешностей,3 90387образуют второй выход интегратора, выход старшего разряда второго регистраподключен к второму вхоцу первого элемента И, введены второй и третий блокиумножения, третий и четвертый сумматоры, третий и четвертый регистры, второйи третий элементы И, причем, входы втоРого блока умножения соединены с входомприращений переменной интегрированияи первым входом остатка интеграторасоответственно, выход второго блокаумножения соединен с первым входомтретьего сумматора, выход которог; соединен с первым входом второго .цемента И и входом третьего регистра, выходы 15младших разрядов которого соединены свторым вхопом третьего сумматора, авыход старшего разряца со вторым вхоцом второго элемента И, выход которогоподключен к третьему входу второго сумматора, входы третьего блока умножениясоединены с входом приращений попынтегральной функции интегратора и вторымВходом остатка интегратора, выход третьего блока умножения соединен с первымВходом четвертого сумматоравыход которого соединен с первым входом третьего элемента И и входом четвертого регистра, выходы младших разрядов которо 8го соединены с вторым входом четвертого сумматора, выхоц третьего элементаИ соединен с четвертым входом второгосумматора, выход старшего разряда четвертого регистра соединен со вторымвхоцом третьего элемента И.Блок-схема цифрового интеграторапредставлена на чертеже,Интегратор сопержит первый сумматор1 и первый регистр 2 поцынтегральнойфункции, вхоц 3 приращения поцынтегральной функции, первый блок умножения 4,40вход 5 приращений переменной, второйсумматор 6 и второй регистр 7 остаткаинтеграла, первый элемент И 8, выходприращений интеграла 9, вход 1 0 остатка интеграла, препыпущего интегратора45по цепи поцынтегральной функции, соединенный с вторым блоком умножения1 1, третий сумматор 12 и третий регистр 13, второй эеэлемент И 14,вход 1 5 остатка интеграла предыдущегоинтегратора (по цепи переменной интегрирования), соединенный с третьим блокомумножения 16, четвертый сумматор 17,и четвертый регистр 18, третий элементИ 19 и выход 20 остатка интеграла для 55послЬпующих интеграторов,Интегратор работает следующим образом. 8 4Приращения поцынтегральной функциипоступают .на вход 3 и посредствомсумматора 1 образуют в регистре 2 значения подынтегральной функции. Последние подаются в блок умножения 4, умнсжаются на приращение переменной интегрирования, полученные произведения накапливаются с помощью сумматора 6 врегистре 7 и представляют собой значения интеграла, но без учета эффектаквантования. Элемент И 8 следит за переполнением регистра 7 и формирует навыхоп интегратора приращения интеграла.На вход 10 приходят значения остатка .попынтегральной функции из предыдущегоинтегратора, Они умножаются в блоке 1 1на приращения переменной интегрирования,а полученные произвецения накаплива -ются в регистре 1 3 посрецством сумматора 12, Переполнения регистра 1 3 контролируются вторым элементом И 14, навыходе которого формируется величинапереполнения.. Аналогично на вход 1 5 прихоцят значения остатка переменной интегрированияи благодаря блоку 1 6 сумматору 1 7 ирегистру 18 на выходе третьего элемента И 1 9 формируется величина переполнения. Выходы элементов 14 и 19 подключены ко вхоцам сумматора 6, При этомв регистре остатка 7 интеграла накапливается величина остатка,Использование новых элементов-сумматоров, регистров и блоков умноженияпривоцит к компенсации погрешностиквантования и, следовательно, к повышению точности вычисления интеграла. Форм ула изобретения Цифровой интегратор, содержащий первый регистр и первый сумматор, первый вход которого соепинен с входом приращений попынтегральной функции интегратора, выхоц - с первым входом первого блока умножения и вхоцом первого регист ра, з сорой вход первого блока умножения соеп";цен вхоцом приращений переменной интегратора, а выхоц соединен с первым входом второго сумматора, выхоц которо го соединен с первым вхопом первого элемента И, выход которого является первым выходом интегратора, выхоц пер90387 вого регистра соединен со вторым входом первого сумматора, выход второгосумматора соединен со входом второгорегистра, выходы млааших разрядов которого соединены со вторым входом второго сумматора и образуют второй выход интегратора, выход старшего разрядавторого регистра подключен к второму входу первого элемента И,о т л и ч а ю щ и й с я тем, что, с 10целью повышения точности, в него введены второй и третий блоки умножения,третий и четвертый сумматоры, третийи четвертый регистры, второй и третийэлементы И, причем, входы второго блока умножения соединены с входом приращений переменной интегрирования и первым входом остатка интегратора соответственно, выхоа второго блока умножениясоединен с первым входом третьего сумматора, выход которого соединен с первымвхоаом второго элемента И и вхоаом третьего регистра, выходы младших разрядовкоторого соединены с вторым входом тре-тьего сумматора, а выход старшего раз 5 6ряда со вторым входом второго элемен",та И, выход которого подключен к третьему входу второго сумматора, входытретьего блока умножения соединены свходом прирашений поаынтегральиой функции интегратора и вторым входом остатка интегратора, выход третьего блокаумножения соединен с первым входом четвертого сумматора, выход которого соединен с первым входом третьего элемента И и входом четвертого регистра,выходы младших разряаов которого соединены с вторым входом четвертого сувматора, выход третьего элемента И соединен с четвертым входом второго сумматора, выход старшего разряда четвертого регистра соединен со вторым входомтретьего элемента И .Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЖ 418864, кл, 60615/34, 1976.2. Авторское свидетельство .СССР. Валька ецакто Н. Лаза енко Тех ед Е.Харитончик Корректо А. Дзя сн аз. ФБ филиал ППП "Патент", г, Ужгородул. Проектная,23/31 Тираж 7 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж1 По комитета СССР и открытий Раушская наб