Устройство для вычисления функции арксинуса

(21) 468 (22) 19(46) 23. (71) Таг ически институ (72) В. и С.А.С (53) 68 (56) Ав 11 93594 робков о СССР 1980. Аппаратур Функций рис19, Баикная реалв ЦВТ. -с. 68. 1. . Изобтельно к выислибыть исполь ист аботает следуннци хема слео ые одагистр регистр гистр 5,. элемент ИЛИ 8 и 9Бл мент ОСУДАРСТВЕКНЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГНКТ ССО ОПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТ 1460/2404. 8905,91, Вюл, 1(": 19анрогский радиотехиим. В.Д.Калмыконд.Золотовский, Р,В,Келиванова325(088.8)орское свидетельствкл . С 06 Г 7/548,в В Д Смолов В В,изация элементарныхЛ.". изд-во ЛГУ 1975 ретение относитсяи технике и можетзовано в ЭВМ и системах.Целью изобретения являетсящение устройства,На Аиг. 1 изображена блок-сустройства; на Аиг. 2 - схемаботки управляющих сигналов и пдовательностей, подаваемых наустройства; на Фнг. 3 - времендиаграммы последовательностей,ваемых на вход устройствах.Устройство содержит ремногоразрядный сумматор 2блок инвертирования 4, реодноразрядный сумматор 6,задержки 7, элементы 2 Итриггеры 10 и 11, регистр 12.управления содержит регистр 1триггеры 14-17. счетчик 18, элИ 19-21 и генератор импульсов(57) Пзобретеиие относится к вьгчцслительиой технике и может быть использовано в ЭВМ и системах. Целью изобретения является упрощение устройства. Устройство содержит первый,второй, третий и четвертый регистры,многоразрядный сумматор, блок инвертирования, одноразрядный сумматор,линию задержки, первый и второй элементы 2 И-ЮП 1 первыйи второй триггеры. 3 ил. образом.По сигналу "Пуск" включается схема выработки управляющих сигналов, на выходе которой Аормируется потенциал П 1, который поступает на установочные входы триггеров 10 и 11. Так как установочные входы приоритетные, то состояние триггеров не изменится до окончания сигнала П 1. Этим самым достигается требуемая синхронизация про цесса, он не может быть начат, пока не появится сигнал Ск. По этому импульсу сигнал П 1 исчезает, и триггеры обеспечивают прием информации по ,входам О. Одновременно по импульсу С Х осуществляЮтся прием аргумента Х и запись его в регистры 1 и 5. Аргумент Х изменяется в пределах 0-1. Определение разрядов результатов ведется в соответствии с алгоритмом+В этом случае необходимо сдвинутьрезультат, осуществить инвертированиеи добавить единицу в младший разряд.Откуда получаютНеобходимо обратить внимание, что 10, 0( = 1, т е. фактически результат имеет целую часть, Рля получения правильного результата разрядность регистра делается такой, что после и шагов М теряется, При выдаче резуль тата на этой шине передается нуль,Каждое новое значение Х КможетК+ иметь знак как плюс, так и минус, так как квадрат всегда положителен, то операция возведения может вестись иад модулями. Дпя получения модуля используется блок инвертирования 4.Рассмотрим в каких ситуациях должно происходить инвертирование, а н каких аргумент проходит без изменения.)5 Существует четыре различных случая.г1,МК=О; 2 Х, -1(0; г2 Х,.30/ 2 Х - 1/ =-(2 Х - 1) = 12 гК К гВеличину 1-2 Х , можно представитьв виде0.1111 + 2 - 2 Х.Если 2 Х записать в вйде 0.),где- О или 1, то 0,1111О. )" ф 0. 1. - 1 = О. г- 10Таким образом 1 - 2 Х= О,+ + 2", т,е. для получения модуля Х, необходимо проинвертировать удвоенный результат и прибавить ециницу в младший) разряд. Величина 1 - 2 Х будет тогдаи только тогда, как Р " старший значащий разряд квадрата Хк(Р) будетг равен нулю. Итак, инвертирование необходимо, если рои Р = О.2, 0 1 = 0 2 Х - 1 ) 0 (Р = 1) ..,-В этом случае2 Х = 1.)"сА- 1 : 0А ..т.есразу получается положительное число и инвертирования не требуется.3.М= 1 1 - 2 ХСО (Р = 1) 55/1 - гх( = - (1 - 2 х) = гх - 1 б АРЧИ РПолученные логические выражения реализуются соответственно с помощью триггеров 10, 11 и элемента 2 И-ИЛИ 9, Величина Х К+, эаписыается в регистры 1 и 5. При этом в случае инвертирования в Х К 1 не достает единицымладшего разряда, Для компенсации ее в множимом на вход переноса сумматора постоянно подается единица, в случае если инвертирование осуществлялось, в противном случае поступает нуль, Единица в младший разряд множителя осуществляется подачей едпницы на вход переноса сумматора б при прохождении младшего разряда (сигнал С)Вознедение в квадрат осуществляется сле- . дующим образом, В регистре 1 находится значение текущего аргумента Хк(ХО = Х). На сумматоре 2 происходит сложение. В регистре 5 также находится значение текущего аргумента, который последовательным кодом, начиная с младшего, поступает на вход записи регистра 3. Если текущий разряд равен единице, то по заднему фронту сигнала Со сумма заносится в регистр 3Если текущий разряд равен нулю, то запись отсутствует. Этим самым осуществляются умножение множимого на текущий разряд множителя и добавление его к формируемому произведению. Затем полученное произведение сдвигается на один разряд в сторону младших разрядов и схема готова к умножению на следующий разряд множителя, После прохождения п тактов по2сигналу С формируются сигнал инвертирования 1 (триггер 11) и новое значение, ( К (триггер 10), Разряд К к+, по сигналу С заносится в регистр 12, одновременно по заднему фронту регистра 3 сбрасывается в "0", а в регистры 1 и 5 переписывается значение регистра 3.Формула и зобретенияУстройство для вычисления функцииарксинуса, содержащее два регистра, 1 б" 1)11 Омногоразрядный сумматор, одцорлзрядный сумматор, элемент злдержюн ц первый элемент 2 И-В 1 И, причем вход л 1 гумента устройства соедицен с ицформлционцым. входом первого регистра, выход которого соединен с первым входом многоразрядного сумматора, выход и второй вход которого соединены соответственно с информационным входом второго регистра и выходом второго регистра, о т л и ч л ю щ е е с я тем, что, с целью упрощения, оно содержит третий и четвертый регистры, блок инвертирования, второй элемент 2 И-ШП 1 и два триггера, причем выход второго регистра соединен с информационным входом блока инвертирования, выход которого соединен с информационным входом первого регистра и информационным входом третьего регистра, вход сдвига которого соединен с входом синхроимпульсов устройства и входом синхронизации второго регистра, входы сдвига и разрешения записи которого соединены соответственно с входом инвертированных сивхроимпульсов устройства и выходом суммы одноразрядного сумматора, первый и второй информационные входы которого соединены соответственно с выходом младшего разряда третьего регистра и выходом первого элемента 2 И-ИЛИ, первый вход которого через . элемент задержки соединен с выходом переноса одноразрядного сумматора,второй и третий входы первого элемента 2 ИЛИ соединены с входом первой тактовой последовательности устройства и входом сдвига четвертого ре гистра, информационный вход которого соединен с инверсным выходом первого триггера и первым входом второго элемента 2 И-ИЛР 1, второй и третий вхо-. ды которого соединены с выходом старшего разряда второго регистра и информационным входом второго триггера, вход сицхронизации которого соединен с входом второй тактовой последовательности устройства и входом синхронизации первого триггера, информационный вход и прямой выход которого соединень 1 соответственно с .выходом и четвертым входом второго элемента 2 О 2 И-ИЛИ, инверсный выход второго триггера соединен с управляющим входом блока инвертирования и входом переноса многоразрядного сумматора, вход установки в "О" второго регистра, вход разрешения записи третьего регистра и вход разрешения записи первого регистра соединены, со входом третьей тактовой последовательности устройства, вход установки которого соединен с входами установки соответственно в "1" первого триггера и в "О" второго триггера, второй вход первого элемента 2 И-ИЛИ и третий вход второго элемента 2 И-ИЛИ выполнены инверсными, выход четвертого регистра соединен с выходом устройство С ос т авит ель АТехред М Дидьк Корректор А О Редактор Т.Иванова ираж 403 Заказ 19 арина. И н нПроизводственно-издательский комбинат Патент , г, Ужг-:род осударственного комитета по 113835, Москва ИПодписноеизобретениям и открытиям при ГКНТ СССР Раушская наб., д, 4/5