G06F 17/10 — комплексные математические операции

Номер патента: 947870

Опубликовано: 30.07.1982

Авторы: Жильцов, Кулешов, Рычкова

МПК: G06F 17/10

Метки: функциональный, частотный

...к входу второго дифференцирующего элемента, выход первого дифференцирующего элемента соединен с управляющим входом регистра памяти, а выход цифро-аналогового преобразователя является выходом функционального частотного преобразователя. ненного второй группой информационных входов с выходами сумматора 12 и с информационными входамирегистра 7, управляющим входом - свыходом второго дифференцирующегоэлемента 13, а входом обнуления - свыходом элемента б задержки и с входом обнуления счетчика 5. Выходгенератора 4 подключен к входу дифференцирующего элемента 13,Функциональный частотный .преобразователь работает следующим образом,На выходе формирователя 1, навход которого поступает сигнал преобразуемой частоты ЕК,...

Номер патента: 953640

Опубликовано: 23.08.1982

Авторы: Галамай, Дудыкевич, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, частотно-импульсный

...с выходом элемента НГ и первым входом третьего :элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, и третьим выходом группы выходов блока управления, третий вход которого соединен с вторым выходом группы выходов блока управления и первым входом четвертого элемента И, второй вход которого соединен с четвертым выходом блока памяти и входом элемента НЕ, выходы первого и второго элементов .И соединены с входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены с входами второго элемента ИЛИ, выход которого соединен с четвертым выходом группы выходов блока управления, первый вход которого соединен с входом дешифратора; выход которого соединен с входом блока памяти.На фиг. 1 показана...

Номер патента: 955081

Опубликовано: 30.08.1982

Авторы: Головченко, Гузик, Евтеев, Крюков

МПК: G06F 17/10, G06F 17/13

Метки: выполнения, дифференциальных, логических, операций, решении, уравнений

...и 14 блока 15, Триггер 12 устанавли вается в единичное состояние сигналом по входу 5 через элемент ИЛИ 11. Положительные значения подынтегральной функции,поступающие в устройство по входу 1 через элементы И 9 и ИЛИ 11 на единичный вход триггера 12, независимо от знака приращений независимой переменной, которые через вход элемента ИЛИ 8 открывают элемент И 9, подтверждают единичное состояние триггера 12. Единичный потенциал с выхода триггера 12 поступает на входы элементов И 13 и 14 блока 15. Положительные или отрицательные значения независимой переменной передаются соответственно либо по входу 3 через элемент И 13 и элемент ИЛИ 21 на выход 23, либо по входу 4 через элемент И 14 и элемент ИЛИ 22 на выход 24 устройства. При отрицательном...

Номер патента: 955082

Опубликовано: 30.08.1982

Авторы: Ахметов, Гусев

МПК: G06F 17/10

Метки: функциональный, цифровой

...базисных функций углов , авырабатываются значения 51 пр и со 5 р, 7 95508поступающие через коммутатор 7 кодов на соответствующие входы блока8 умножения для перемножения со значениями координат Хо и У . Полученные произведения Х совр, и Уозпо 5суммируются в сумматоре-вычитателе 9,т.е. полуцаем приближение Х системы уравнений (1 .Полученное значение Х, записывается в накапливающий регистр, 1, по 1 Озаднему фронту тактового импульсас выхода 15, по которому также производится переключение коммутатора7 кодов выходов синуса и косинусаблока 6 памяти и установка сумматора-вычитателя 9 в режим вычитания.Блоком 8 умножения вырабатываются произведения вида Х,ь 1 пи У созРо,которые подаются на входы сумматора-выцитателя 9,выполняющего операцию...

Номер патента: 957217

Опубликовано: 07.09.1982

Авторы: Дергачев, Лысенко, Огородов, Скибенко

МПК: G06F 17/10

Метки: функциональный

...и.В основе работы устройства лежит тождественное преобразование вида НХХ,Х) Ь (Х, ХХ;,х) .40Обозначим Х; через, Х , тогда получаем Г(Х, Х Х. Хп). Это приведет к преобразованию исходной таблицы истинности и в общем случае к различному виду канонического многочлепа. Для и входных переменных суще.-вует 2" возможных инверсий входных переменных. Номера инвертируемых перзменных генерирует второй счетчик 8, Если сигнал на его выходах 000, то схема работает, как прототип.Устройство работает следующим об- . разом.Значение исходной функции на всех двоичных наборах (в порядке возрастаьия номеров) подается на вход. Счетчик 3 формирует последовательность двричных наборов. Эти наборы преобразуются в соответствии со значением 17 бвыходных сигналов...

Номер патента: 957218

Опубликовано: 07.09.1982

Авторы: Анисимов, Десятун, Жабеев, Калиниченко, Корниенко, Кротевич, Мартынов, Миодушевский

МПК: G06F 17/10

Метки: функциональный

...мированной Функции из соответствующе- выход которого подключен к первому го блока памяти 10,= 1,2,М.45входу блока умножения, второй вход и При поступлении импульсов с генеравыход которого соединены соответствен- тора 5 импульсов на вход первого но с выходом блока вычитания и пер- счетчика 4, в последнем значении ковым входом блока сложения, второй да временного интервала уменьшается вход которого соединен с выходом вто ф до нуля и в момент установки нуля дерого регистра ординат и первым вхо- шифратора 7 нулевого кода вырабатывадом блока вычитания, второй вход ко- ет импульс, который, воздействуя четорого соединен с выходом первого ре рез элемент 6 задержки, группу элегистра ординат, выход блока сложения ментов И 2 и элемент ИЛИ 3,...

Номер патента: 960835

Опубликовано: 23.09.1982

Авторы: Калашников, Поляков, Реут, Тихомиров

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, коэффициентов, полинома

...ния выдачи первого импульса, Он соединен через эпемент ИЛИ 15 и эпемент И 4 с блоком 6 умножения, через элемент 16 задержки и элемент И 8-с суммато-, ром 9, через эиемент 17 задержки и элемент И 10 с блоком 11 буферной памяти и единичными входами блока 18 счетчиков адреса памяти реэупьтатов и первым входом элемента ИЛИ 19. )Бпок 18 счетчиков адреса памяти ре зультатов предназначен дпя управления выдачей результатов из двух соседних ячеек блока 7 памяти на бпок 6 умножения и представпяет собой два счетчика, один из которых предназначен дпя опреде 45 пения ячейки дпя умножения ее содержи-. мого на Х, а другойдля определения ячейки для умножения ее содержимого нв у.Второй вход элемента ИЛИ 19 соеди нен с выходом эпемента ИЛИ 15 и...

Номер патента: 960836

Опубликовано: 23.09.1982

Авторы: Рубчинский, Трахтенберг

МПК: G06F 17/10

Метки: функциональный

...поступлении на входы регистра 2кода первого значения аргумента Х дешифратор 4, по старшим разрядам кода аргумента, осуществляют выборку адреса узловой точки соответствующего значения функции (,К) на данном участке аппроксимации, которое поступает из блока 5 памятина входы блока 6, формирующего разностьюкодов(Х)и Х(Хо), поступающую на управляющие входы делителя 8 частоты, вкотором устанавливается соответствующийкоэффициент деления,Младшие разряды кода аргумента Х 2поступают во второй блок 14 вычитания,формирующий разность кодов между входным 2 и буферным 15 регистрами, Разность кодов (Х-Х) с выхода блока 14записывается в вычитаюший счетчик 16, Зйна счетный вход которого поступают импульсы с делителя 18 частоты. Причемкоэффициент...

Номер патента: 960837

Опубликовано: 23.09.1982

Авторы: Рубчинский, Трахтенберг

МПК: G06F 17/10

Метки: функциональный, цифровой

...нулевой код с выхода регистра 2 поступает на входы дешифратора 4. Таким образом, нулевой код из первой ячейки блока 17 памяти поступает через регистр 9 на вход блока 8 вычитания, который вырабатывает разность кодов поступающих с выхода блока 17 памяти и счетчика 1, Передний фронт сигнала сравнения с выхода 10 обнуления блока 8 поступает на управляющий вход регистра 2, разрешая передачу кода сле5 9608дующего значения аргумента из регистрана дешифратор 4, на первый вход элемента И 5, закрывая его на время установкикоэффициента деления, на вход стробирования делителя. 7 частоты, разрешая установку коэффициента.При малой крутизне входного сигналана первом участке на выходах регистра 2изменится только код младшего разряда,и формирователи 19...

Номер патента: 960838

Опубликовано: 23.09.1982

Авторы: Архангельский, Богомолова, Гандель, Герасимов

МПК: G06F 17/10

Метки: функциональный

...1- - , При разрешающемВХпотенциале на первом выходе блока 1 синхронизации открывается элемент И 6 на время Т и импульсы частотой 10 от генератора 2.импульсов через делитель 4 .частоты и коммутатор 5 поступают на счетный вход делителя 8. Частота счетных импульсов на выходе коммутатора 5 опеределяется исходя из частотного диапазона входных сигналов (Гмцн мсФкс ) и заданной точности преобразования. Весь 3диапазон измерения входной частоты раз бивается на И поддиапаэонов, каждому иэ которых соответствует такая частота счетных импульсов, что сохраняются пропорции между этой частотой и частотой входного сигнала, определяемые точностными требованиями. Частота счетных импульсов для ( И - 1)-го поддиапазона определяеъся по формуле где ИЕМ,К...

Номер патента: 960840

Опубликовано: 23.09.1982

Авторы: Варга, Галамай, Дудыкевич, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, частотно-импульсный

...на управляющих выходах блока 7 управления устанавливаютсярежимы работы блока 4, элемента 2 ИИЛИ 8 и счетчика 9 результата, По сигналу из блока 7 управления, поступающему на вход блока 6 памяти, в счетчик9 результата записывается начальноечиспо Йо, Блок 7 управления может разрешать и запрещать прохождение импульсной последовательности с выхода УОЧ2 и с выхода блока 4 через элемент 2 ИИЛИ 8. Д.ля определенности, пусть вначале счетчик результата 9 работает в режиме сложения, элемент 2 И-ИЛИ 8 разрешает прохождение только импульснойпоследовательности с выхода блока 4, который работает в режиме вычитания импульсных последовательностей,На вход счетчика 13 поступает импульсная последовательность с частотой1 о. За некоторое время 1 в счетчике...

Номер патента: 962971

Опубликовано: 30.09.1982

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 17/10

Метки: функциональный

...и регистррезультата, информационный вход которого соединен с выходом .сумматораи входом делителя блока деления, первый и второй входы сумматора соединены с выходами соответственно первогои второго коммутаторов, выход регистра старших разрядов соединен с информационными входаьщ блоков памяти, выходы первого и второго из которыхсоединены с первым и вторым информационными входами первого коммутатора, выход регистра младших разрядовсоединен с первым информационным. входом второго коммутатора, дополнительно введены блок умножения, первый ивторой информационные входы которогосоединены с выходами соответственносумматора и регистра младших разрядов, выход блока умножения соединенс вторым информационным входом второго коюеутатора, третий...

Номер патента: 962972

Опубликовано: 30.09.1982

Автор: Штейнберг

МПК: G06F 17/10

Метки: функциональный, цифровой

...унитарный код, формируемый двоичным умножителем 1, коэффициенты передачи которого задаются блоком 3 40 памяти. Степень нелинейности Функции на первом участке (фиг.2) задается путем масштабирования вспомогательного единичного кода с помощью втоРого двоичного умножителя 7. В тече ние первой половины первого участка вспомогательный унитарный код вычитается из входного, а в течение второй половины первого участка суммируется. После отработки последнего отрезка кусочно-линейной аппроксимации на первом участке с выхода схемы 4 сравнения поступает сигнал, устанавливающий через вход 12 счетчик 2 в режим вычитания, а триггер 5 - в единичное состояние, благодаря чему на входах двоичного умножителя 7 устанавливается новое значение...

Номер патента: 962973

Опубликовано: 30.09.1982

Авторы: Боброва, Плетенкин

МПК: G06F 17/10, G06F 17/17

Метки: вычисления, значений, полиномов

...блок 16 индикации,Блок 6 памяти представляет собойпамять на (и + 1) регистре, блок 4памяти на К регистрах. Блок 5 памяти - двухадресная память, содержащая(и + 1) строку по К регистров в каждой, Разрядность счетчика 2 определяется количеством аргументов (К ), асчетчика 8 - количеством членов полинома (и + 1). Блок 16 индикации представляет собой индикационную панель,на которой отображается результат.Этот блок выполнен на индикационныхлампах типа ИН.Устройство работает следующим образом.Перед началом работы оно приводится в исходное состояние.Счетчик 2 и сумматор 15 обнуляются, в счетчик 8 заносится единица,Впервую схему 3 сравнения заносится число (К + 1), во вторую схему 7 число (в + 2).В блок б намяти заносятся коэффициенты а= О,о)...

Номер патента: 970379

Опубликовано: 30.10.1982

Авторы: Браго, Ключников

МПК: G06F 17/10

Метки: аппроксимации, функций, число-импульсной

...Г(М)= 1, заносится в реверсивный счетчик 13. На выходах дешифраторов 14 и 15 формируются сигналы логического нуля, когда коды в реверсивннх счетчиках 12 и 13 равны нулю соответственно, и сигнал логической единицы в противном случае. В начале преобразования сигнал логической единицы с выхода дешифратора 14 откроет элемент И 2, п и этом импульсы с генератора .1пульсов начнут поступать через элемент И 2 на вход счетчика 16 и первые входы элементов И 3, б, Сигнал логической единицы с выхода дешифратора 15 открывает по вторым вхо дам.элементы И 3, 5, 7 и закрывает элементы И 4, б. Таким образом, число-импульсная последовательность с выхода элемента И 2 поступает черезэлементы И 3, ИЛИ 10 на вычитающий 65 вход реверсивного счетчика 12 и...

Номер патента: 970380

Опубликовано: 30.10.1982

Авторы: Галамай, Дудыкевич, Мороз, Стрилецкий

МПК: G06F 17/10

Метки: вычисления, функций, элементарных

...И, элемент ИЛИ 9 представляют собой двоичный умножитель, с редняя частота следования К 4 на выходе которого определяется числом й( С)записанным в счетчике 1 и входйой частотой э.счетчика 1 по формулею (4)йЬ)35вхгде йо - емкость счетчиков 1, 2 и 3.Поскольку вход счетчика 1 сязанс входом устройства, поэтому в счет; чике во .времени будет нарастать чис 40ло Эй .-вхь (г)Импульсы частоты К 4 поступают навход реверсивного счетчика 3, в кото ром будет формироваться код ЙВ( Ф,равный МээиаКИ ээ+ээ ИЛИ ээ Н ОПрЕдЕЛяЮтработу счетчика 3 в режиме сложенияили вычитания соответственно;М - число, записанное в счет.Нчике 3 перед началом работы 55а Используя выражения (1) и (2),можно получить темь, выходная средняя частота которого определяется...

Номер патента: 989557

Опубликовано: 15.01.1983

Автор: Мороз

МПК: G06F 17/10, G06F 7/548

Метки: функциональный, число-импульсный

...сумматор-вычитатель и два элемента И, вход преобразователя соединен .с первым входомимпульсного сумматора-вычитателя,дополнительно введены два регистра,два сумматова и ключ,"первый и второй входы которого соединены соответственно с входом прео 1 разователя ивыходом импульсного сумматора-вычитателя, выходы с первого по четвертый ключа соединены соответственно с 2 о входом записи первого регистра, входом первого счетчика, входом первогосчетчика и входом записи первого регистра, выходы регистров соединеныс первыми входами соответствующихЧисло-импульсный функциональный преобразователь, содержащий два счетчика, импульсный сумматор-вы-.читатель и два элемента И, вход преобразователя соединен с первым входом импульсного...

Номер патента: 989559

Опубликовано: 15.01.1983

Авторы: Васильев, Широков

МПК: G06F 17/10, G06F 7/544

Метки: деления, конечными, многочлена, модулю, неприводимого, полиномов, полями

...выходам второго блока умножения на;Х по модулю неприводимого многочленафф), входы которого подключены ковторой группе входов устройства, вы-.ходы элементов И подключены к выходам устройства.На Фиг. 1 представлена структур 1 О ная схема устройства; на Фиг, 2 конструктивное построение блока умножения на Х по модулю неприводимогомногочлена /Ь ,Устройство состоит из двух блоков1 и 2 умножения на Х по модули неприводимого многочленаМ(Х), генератора3 импульсов, деаифратора 4, элементов И 545 , 5 Каждый из блоков умножения содержит в элементовИЛИ , 6.б ,д элементов 7г 1 17 , 7 памяти и Ф. сумматоров84, 8., 81 причем выход элемента 7 памяти подключен к одному извходов элемента ИЛИ б+5, если коэф 25 фициент при у в многочлене М(Х)равен...

Номер патента: 991435

Опубликовано: 23.01.1983

Авторы: Малевинский, Мудров, Прижилов

МПК: G06F 17/10

Метки: воспроизведения, функций

...через элемент задержки соединен с входом синхронизации регистра результата.На чертеже схематически изображенопредлагаемое устройство,Устройство соцержит генератор 1 импульсов, счетчик 2 числа отрезков, блок3 памяти узлов сетки аргумента, блок 4вычитания, вход 5 устройства, триггер6 сброса, первая схема 7 сравнения,первая группа элементов И 8, втораягруппа элементов И 9, вычитаюший счетчик 10 степени, блок 11 памяти коэффициентов, блок 12 умножения, блок 13возведения в степень, накапливаюшийсумматор 14, регистр 15 результата,вторая схема 16 сравнения, элемент 17зааеркки, регистр 18 разности, регистр19 номера отрезка.Блоки 3, 11 памяти прецставляютсобой быстродействующую память. Причемблок 11 памяти прецставляет собой цвухааресную память...

Номер патента: 993270

Опубликовано: 30.01.1983

Авторы: Ганитулин, Иванюк, Чуркин

МПК: G06F 17/10, G06F 7/544

Метки: вычислительное

...ре гистр кода операции, дешифратор, первый,второй и третий элементы задержки, элемент ИЛИ-НЕ, элемент равнозначности, элемент неравнозначности, пять элементов И, три элемента НЕ, 50 три трехвходовых элемента И, элемент ИЛИ, триггер знака результата, причем выходы регистра адреса микрокоманд соединены с одноименными входами первой группы входов постоянной памя ти, первые семь выходов постоянной памяти образуют адресную группу и соответственно соединены с входами группы элементов задержки, выходы которой соединены с одноименными входамирегистра адреса микрокоманд, восьмойвыход постоянной памяти является первым выходом блока управления, выходыпостоянной памяти с девятого по пятнадцатый образуют первую группу выходов, с...

Номер патента: 995095

Опубликовано: 07.02.1983

Авторы: Галамай, Дудыкевич, Отенко, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, частотно-импульсный

...имтель 15 - в режиме вычитания импульс- пульсных последовательно-"тей. Группа ных последовательностей, Счетчики 1 1 объединяет режимы 1-4, при которых и 2 работают в режиме суммирования, сумматоры-вычитатели 14 и 15 работа 6. Сумматор-вычитатель 14 работа- ют в режиме сложения. Группа 2 объеет в режиме сложения, а сумматор-вычи- диняет режимы 5-8, при которых суммататель 15 - в режиме вычитания им- тор-вычитатель 14 работает в режиме пульсных последовательностей. Счет сложения, а сумматор-вычитатель 15 - чик 1 работает в режиме вычитания, а в режиме вычитания. Группа 3 объедисчетчик 2 - в режиме суммирования, няет режимы 9-12, при которйх сумма 7, Сумматор-вычитатель 14 работа- тор-вычитатель 14 работает в режиме ет в режиме...

Номер патента: 997039

Опубликовано: 15.02.1983

Авторы: Васильев, Широков

МПК: G06F 17/10

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...выход генератора импульсов,выходы элементов памяти блока умножения на х по модулю неприводимого многочлена И(х) подключены х первым входам элементов И соответственно, вторыевходы которых подключены к выходамдешифратора, входы которого подключены к выходам элементов памяти блокаделения на х по модулю неприводимогомногочлена И(х), выходы элементов Исоединены с группой выходов устройства соответственно.оНа фиг.1 представлена структурнаясхема устройства для умножения над 4 О конечными полями ОГ(2 ф 1) по модулю неприводимого многочлена; на фиг.2схема блока умножения на х по модулюнеприводимого многочлена М(х); нафиг.3 - схема блока деления на х по 45 модулю неприводимого многочлена и(х).Устройство содержит блок 1 деленияна х по...

Номер патента: 997040

Опубликовано: 15.02.1983

Авторы: Галамай, Дудыкевич, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, число-импульсный

...ф)случае счетчик 4. Если на вход этогоумножителя в виде импульсной последовательности поступают приращенияду числа х, импульсная последовательность ду на его выходе определяется 45выражениемЙУ=-С 1 х,где а - коэФФициент пересчета счетчика 4. 50устройство работает следующим образом.Пусть вначале через ключ 9 проходит импульсная последовательность,поступающая на первый вход 10 ключаи не проходит импульсная последовательность, поступающая на его второйвход 11.На вход .1 в виде импульсной последовательности поступают приращенияОх переменной х. Тогда в пределах 40изменения переменной х в счетчике 4записывается число) с 1 х=х. (1)о 65 4Приращения дМ на выходе группы 7 определяются приращениями ох, поступающими на вход счетчика 4, и...

Номер патента: 1003094

Опубликовано: 07.03.1983

Авторы: Билык, Дудыкевич, Отенко, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, цифровой

...вход 1 преобразователя поступа- ет входная импульсная последователь" ность, формирующая текущее значениечисла х и счетчике 4, Эта же импульсная последовательность, поступая на вход 7, вызывает появление на ее выходе импульсной последовательности Е, которая поступает на нход двоичного умножителя 2, вызывая появлениена выходе импульсов последонательностй"у, поступающей на вход сумматора-вычитателя 5. Импульсы последовательности Е 1 поступают также на вход 10 сумматора-вычитателя б, вызывая появление на ее выходе импульсов последовательности Е. Импульсная последовательность Е , поступающая на вход двоичного умножителя 3, вызывает появление на его выходе импульсной последОвательности у , поступающей на вход сумматора-вычитателя...

Номер патента: 1005069

Опубликовано: 15.03.1983

Авторы: Дворецкий, Ещин, Заволокин, Заровский, Назьмов

МПК: G06F 17/10

Метки: функциональный

...сумматора 9. Входы первого дешифратора 4 подключены к регистру старших разря- дов входного слова 2, одни входы второго дешифратора 10 - к Регистру 60 младших разрядов входногд слова 3, другие входы второго дешифратора 10 второго блока памяти - к выходам регистра 7 старших разРядов первого выходного слова.65 функциональный преобразователь работает следующим образом,В регистр старших разрядов входнс го слова 2 записывают а старших, а в регистр младших разрядов входного слова 3 -Фмладших разрядов аргумента (а+г=и), Возбуждается соответствующая иэ 2 и" выходных шин первого дешифратора 4, а из накопителя 5 опорное значение функции разрядностью и 4 записывается в первый регистр выходного слова б. По информации, содержащейся в р старших...

Номер патента: 1008748

Опубликовано: 30.03.1983

Автор: Чернухин

МПК: G06F 17/10

Метки: вычисления, дробей, цепных

...с соответствующим входом коэффициента устройства, вход поаынтегральной функции третье го интеграла поаключен к соответствующему входу коэффициента устройства, а вход приращений независимой переменной четверги интегратора соединен с вхоаом 1 независимой переменной устройства, :отличающееся тем,что,с целью повышения быс сгва, в каждый канал введены второй и третий сумматоры и пятый интегратор, вход приращений поаынтегральной функции которого объединен с входом приращений подынгегральной функции четвертого интегратора и соеаинен с выхоаом второго сумматора, инверсный выход соеаийен с первым вхоаом второго сумматора, а вход приращений независимой переменной объеаинен с входом приращений независимой переменной первого ингег- рагора и...

Номер патента: 1008749

Опубликовано: 30.03.1983

Автор: Штейнберг

МПК: G06F 17/10

Метки: вычислительное

...нуля, второй выход схемы сравнения кодов подключен к установочным входам нуля второго регистра сдвига, первого двоичного счетчика, первого регистра сдвига и второго двоичного счетчика, выходы счетчика аргумента соединены с пер вой группой входов схемы сравнения кодов, вторая группа входов которой подключена к выходам элементов И установочной группы первые входы которых соединены с входами аргумента устройства вторые входы элементов И установочной группы подключены к разрядным выходам второго регистра сдвига, информацоинный выход которого подключен к управляющим входам счетчиков аргумента и результатов, импульсные входы элементов, И второй и третьей групп соединены с разрядными выходами первого двоичного счетчика, вход первого...

Номер патента: 1008750

Опубликовано: 30.03.1983

Авторы: Михеенко, Присяжнюк, Соколов, Тоискин

МПК: G06F 17/10

Метки: перебора, сочетаний

...выходпереноса последнего счетчика соединенс входом установки распределителя импульсов, вход первого счетчика черезпервый элемент запрета и первый элементИЛИ подклЬчен к выходу генератора тактовых импул.ьсов (1=1-И) 31,Недостатком данного устройства является его сложность при больших М и МЦель изобретения - упрощение устройства для перебора сочетаний,Поставленная цель достигается тем,что устройство для перебора сочетаний,содержащее первый распределитель им750 .4 3 1008мента ИЛИ, втррые входы элементов Ичетвертой группы соединены с выходомпервого элемента НЕ.На чертеже представлена схема устройства для перебора сочетаний,Устройство для перебора сочетаний содержит сумматор 1, группу элементов И2, группу элементов И 3, группу элементов...

Номер патента: 1012269

Опубликовано: 15.04.1983

Авторы: Дудыкевич, Отенко, Стрилецкий

МПК: G06F 17/10

Метки: функциональный, цифровой

...что в цифровой функциональный преобразователь, содержащий первый счетчик, выходы которого подключены к первым входам импульсно-потенциальных элементов И, вторые входы которых соединены с выходами второго счетчика, выходы импульсно-потенциальных элементов И подключены к 60 входам элемента ИЛИ, введены коммутатор, умножитель частоты, информационный вход которого подключен к выходу элемента ИЛИ, а выход соединен с входом второго счетчика, первая и 65вторая группы информационных входов коммутатора подключены соответственно к выходам первого и второго счетчиков, третья группа информационных входов коммутатора соединена с установочными входами преобразователя, а выходы коммутатора подключены к управляющим .входам умножителя частоты.На...

Номер патента: 1016779

Опубликовано: 07.05.1983

Авторы: Вариченко, Жабин, Коноплянко, Корнейчук, Раков, Селезнев, Тарасенко, Ткаченко

МПК: G06F 17/10

Метки: вычислительное

...информационных входов первого коммутатора,выходы которого соединены с первой группой входов сумматора, вторая группа входов которого подключена к выходам блока умножения, а выходы сумматора являются группой выходов устройства и соединены с установочными входами регистра промежуточного результата, выходы которого соединены с вторыми группами входов первого и второго коммутаторов, причем первая группа входов второго коммутатора подключена к выходам второго буФерного регистра, а выходы второго коммутатора соединены,с первой группой входов блока умножения, вторая группа входов которого подключена к выходам регистра аргумента.На чертеже представлена структурная схема устройства.Вычислительное устройство содержит первый буферный регистр...