G06F 17/10 — комплексные математические операции

Номер патента: 1388890

Опубликовано: 15.04.1988

Авторы: Голобородько, Пащенко

МПК: G06F 17/10

Метки: функциональный

...с входов 9 начинается подсчет синхроимпульсов и на выходах счетчика 3 последовательно появляются различные комбинации величин ЬЬ. Это позволяет осуществить вычисление любых 50 из 2 полиномиальных представлений булевой функции, начиная с заданного о 1 з 121 01 121 Р 1 1 А 21и номеРа 11,м:(И,"И",) вхоДа 1-го- 11 121 11 м 2м ++2 11 м + мПолучение двоичного представления номеров входов функционального преобразователя иэ двоичных представлений номеров мультиплексоров и номеров входов мультиплексоров при п=З иллюстрируется таблицей. которое определяется заносимой комбинацией ЬЬ. Полученные результаты сравниваются с целью выбора лучшего по заданным критериям (например, критерий минимального числа единиц в полиноме Жегалкина, обеспечивающий...

Номер патента: 1390618

Опубликовано: 23.04.1988

Авторы: Жуковский, Рабочий, Твердохлебов

МПК: G05B 19/18, G06F 17/10

Метки: намотки, процессом

...блоки, а также первый 23, второй 23, третий 23 , четвертый 23, пятый 23 , шестой 236, седьмой 23, и восьмой 23 регистры хранения кадров. В качестве УВБ 4 может быть использована любая электронно-вычислительная машина, например "Электроника - 60",Третий вычислительный блок 19(Фиг,2) содержит функциональные преобразователь 24 и последовательно соединенные умножитель 25 на константуумножитель 26 первый 27 и второй 28делители, причем вход умножителя 25на константу является вторым входомтретьего вычислительного блока 19,второй вход второго делителя 28 является первым входом, а выход - выходомтретьего вычислительного блока 19,вход Функционального преобразователя24 является четвертым входом третьеговычислительного блока 19, а...

Номер патента: 1397936

Опубликовано: 23.05.1988

Авторы: Корьев, Лукоянов, Старшинов

МПК: G06F 17/10

Метки: перебора, сочетаний

...первом шаге) с выхода счетчика через блок 26 элементов задержки на вход дешифратора 29, Каждый элемент задержки блока осуществляет задержку сигнала на время работы схемы сравнения. Дешифратор, после дешифрирования кода числа , выдает на 1-е крайние справа выходы потенциалы, разрешающие прохождение через соответствующие -е крайние справа элементы И 30 группы импульсов, поступающих по шине 15 входного сигнала через открытый элемент И 16 и элемент 21 задержки, обеспечивающий задержку сигнала на время срабатывания блоков 22, 23, 26, 27 и 29, на соответствующие единичные входы триггераОдновременно задержанный импульс проходит через открытый потенциалом от схемы 23 сравнения элемент И 25 на единичный вход триггера 20, устанавливая его в...

Номер патента: 1411768

Опубликовано: 23.07.1988

Автор: Дергачев

МПК: G06F 17/10

Метки: логических, решения, уравнений

...двоичные слова А ,эАэ, наэвход 1, подается двоичное слово В, Ц-й разряд всех двоичных слов, имеющий вес 2 1-", подается на 1-й вход, 1 щ 1ш). В исходном состоянии триггер 7 находится в состоянии "1", двоичный счетчик 3 в состоянии ОО. На.выходе блока 14 памяти двоичный код 001. На Ь+1)-м выходе двоичного счетчика - сигнал "0", на выходе элемента НЕ 9 "1", поэтому после подачи тактовых импульсов через элемент И 13 импульсы поступают иа счетный вход двоичного счетчика 3, меняя его состояние. Значение 1-го выходного разряда блока 14 памяти соответст" вует значению х , Если х =1, то открывается х-я группа элементов И 4, и на вход операционного блока 5 поступает двоичное слово А;, если х =О, то А=О. Операционный блок 5 вычисляет...

Номер патента: 1411774

Опубликовано: 23.07.1988

Автор: Горохов

МПК: G06F 17/10

Метки: линейных, неравенств, оптимального, решения, системы

...векторов,так как ч вычисляется в цикле послезаписи в память текущего вектораструктуры.Изменение выходного вектора блока4 Я приводит к увеличению минимальной взвешенной суммы, Однако это изменение происходит не обязательно монотонно, так как среди входных векторов находятся такие, для которыхскалярное произведение ( Я, х; ) приэтом уменьшается и может стать меньшезначения Е . Вместе с тем происходитмонотонное уменьшение модуля текущего вектора структуры - Я 1 , так как1 Я всегда больше минимальной взвешенной суммы - Е, т .е. Як 1 3 Я (В) ъ) Е. Поэтому, значение минимальнойвзвешенной суммы в целом увеличивается в ходе вычислений, стремясь в пределе к значению Я 1,После записи в память выходноговектора блока 3 блок 7 вычисленияскалярного...

Номер патента: 1411775

Опубликовано: 23.07.1988

Авторы: Игнатьева, Плешаков, Редькин

МПК: G06F 17/10

Метки: вычисления, функций

...отрицательные разряды результата заносятся в сдвиговые регистры 6.1 и 6.2 соответственно.Разность положительной и отрицательной 1-разрядных частей результа 50 та, сформированная в вычитателе 6,3 в дополнительном двоичном коде, заносится по стробу С, с (И+4)-го выхода распределителя 1 импульсов в регистр 6,4 результата и может быть считана с его выхода в течение сле 55. дующих 1 тактов работы устройства в параллельном либо последовательном коде. Периодичность вычисления значений функции в режиме конвейерной обработ - ки данных определяется временем считывания тп-разрядного аргумента иэ сдвигового регистра данных первого блока 2 преобразования кода, которое составляет Т = Т,тп, где Тс - период следования синхроимпульсов С.Формула...

Номер патента: 1430963

Опубликовано: 15.10.1988

Авторы: Герасимов, Петров, Сафьянников

МПК: G06F 17/10

Метки: функциональный, цифровой

...аргумента, выражение 1 с,Нпредставляет собой нормированное значение М аргумента Х,.Следовательноо 1 хНа суммирующий вход блока 5 вычитания с входа 1 в среднем за период поступления кода аргумента поступает частота Г М. Благодаря фазированию опорных последовательностей, поступающих с входом 1 О и 11, на выходе элемента ИЛИ 6 будет сформирована импульсная последовательность со средней частотой Г,И ,+ Г, поступающая на вход двоичного умножителя частоты.На суммирующий вход счетчика 3 поступают импульсы аргумента с выхода блока 5 вычитания, на вычитающем входе которого импульсы отсутст" вуют в момент начальной установки. Под воздействием растущего управляющего кода счетчика 3 на входы элементов И 8 и 9 начнут поступать импульсы со средней...

Номер патента: 1432554

Опубликовано: 23.10.1988

Авторы: Грицык, Кожан, Паленичка

МПК: G06F 15/17, G06F 17/10

Метки: полиномов, умножения

...случае на,выходе присутствует комбинация "0,1". Когда показатели степени равны между собой, на выходе схемы 10 сравнения появляется3 14 комбинация "11", В случае равенства показателей степеней соответствующих пар на выходе коэффициентов суммирующей ячейки присутствует двоичный код суммы соответствующих коэффициентовВ противном случае на выход ячейки поступает коэффициент с максимальным показателем степени, а на выход порядка - собственно код этого показателя степени, В схемах 7 32554 сравнения параллельно осуществляетсясравнение показателей степеней пар,хранящихся в и-х (выходных) регистрах 3 (в разрядах показателя степени)групп, с показателем степени вычисленного в данном такте коэффициентаполинома, поступающего с выхода порядка...

Номер патента: 1444803

Опубликовано: 15.12.1988

Авторы: Алексенко, Виноградов, Коночкин, Куприянов

МПК: G06F 17/10

Метки: информации, нечеткой

...будет, Блок 13 упранления коммутаторами формирует код 01, который настраивает коммутаторы 8.18.п на пропуск информации ОЗУ. Таким образом, н .регистры 1444803 89.19.п будет записан наибольшийиз 2-х операндов. В третьей микрокоманде результат операции может бытьзагружен в оперативное запоминающееустройство 6. Операция шп выполняется аналогично, но только с инверсными операндами.Рассмотрим работу устройства при10 последовательной обработке 4-,8- и16-разрядных операндов.Пусть в регистр 1 команд загружена команда, во втором поле которойприсутствует признак последователь 15 ной обработки, а в адресных полях заданы обе части адресов, т.е. в первой части адреса задана разрядностьоперанда и номер блока (условное деление памяти в зависимости от...

Номер патента: 1444811

Опубликовано: 15.12.1988

Авторы: Назьмов, Савоничев, Шевченко

МПК: G06F 17/10

Метки: деления, полиномов

...сумматоров этой группы.С выходов сумматоров 4 п-.й группы"код первого сегмента поступает безсдвига в регистр 2 остатка,Таким образом, в конце первого такта деления щ разрядов кода старшего сегмента информационного поли- нома, начиная со старшего 1-го разряда и кончая щ-м, оказываются записанными в младших разрядах регистра остатка 2, причем старший разряд (бит) информационного полинома оказывается записанным в щ-й разряд регистра 2, а щ-й разряд полинома - в младший, 1-й, разряд регистра.20Во втором такте деления на входы 1 устройства поступает второй щ-разрядный сегмент информационного поли- нома, причем щ+1-й разряд (бит) поли- нома поступает на вход Вх, а 2 щ-й 25 разряд (бит) полинома - на Вх,. Одновременно с поступлением битов...

Номер патента: 1474671

Опубликовано: 23.04.1989

Авторы: Галецкий, Кобяк, Липницкий, Руденко

МПК: G06F 17/10

Метки: логических, представления, формы, функций

...2) представляет собой наборстандартных двухвходовых элементовбулевой алгебры и предназначен длясуммирования по модулю два промежуточных результатов (полиномов отх-переменных) с целью вычислениякоэффициентов полинома от заданногочисла переменных, Выходы блока 9 являются выходами преобразователя,Блок 10 управления предназначендля формирования управляющих и синхронизирующих сигналов, необходимыхдля работы преобразователя, В составблока входят микропрограммное устройство управления, состоящее из регистра адреса и ПЗУ, двухвходовыеэлементы И, синхронные КБ-триггеры,дешифратор, генератор тактовых импульсов и другиелогические элементы, а также элементы коммутации ииндикации,Преобразователь работает следую-.щим образом,Пусть...

Номер патента: 1481793

Опубликовано: 23.05.1989

Авторы: Дашенков, Кузьмицкий, Тупиков, Шмерко, Янушкевич

МПК: G06F 17/10

Метки: булевых, вычисления, производных

...булеву производную второго типа по (Х,В) вида оК /д(Х,В) т.е. по направ лению диагонали между осями Х и В.Работу устройства рассмотрим на примере реализации математической модели вида Э К /дХ. Выходные параметры этой модели имеют следующие значения: г = О, ш = 1, 1 = О,Исходная матрицаа 100 010 100 010 по столбцам подается на информационный вход операционного блока 3, Впервом такте на регистр 23 заносятся О значения элементов вектора Х , а восдвиговый регистр 20 - значейия элементов вектора Х , которые затемсдвигаются на одйн разряд вправо всторону разрядов. Группа 21 злементо 5 НЕРАВНОЗНАЧНОСТЬ выполняет операциюсложения по модулю два содержимыхсдвигового регистра 20 и регистра 23а результат Э Х / 3(Х,В) эаписываетося в группу 4...

Номер патента: 1483461

Опубликовано: 30.05.1989

Автор: Иванов

МПК: G06F 17/10

Метки: деления, многочленов

...непосредственно квходам первой группы узла сложенияв поле СР(Ь ), вторая группа из МК 5входов подклвчается ко второй группевходов узла сложения в поле СР(1:")через узел умножения на го в полеСР(Ь ), третья группа из БК входовподключается к третьей группе входов 20узла сложения в поле СР(Ь ) черезузел умножения на ш в поле СР(Ь).Я.Устройства работают следующим образом,Перед началом работы сигналом поустановочному входу все регистры 4устанавливаются в нулевое состояние,На входы 1 подаются коэффициенты многочлена-делителя, Так как коэффициенты многочлена-делимого принадлежатполв СР(Ь), каждый из них подаетсяна группу из К соответствующих кодов1, При делении многочленов с коэффициентами из поля СР(Ь ) используютсявсе ИК информационных...

Номер патента: 1501082

Опубликовано: 15.08.1989

Авторы: Осипов, Сподарцев, Шафионецкая

МПК: G06F 17/10

Метки: линеаризатор, цифровой

...линеаризации за счет того, что позволяет осуществлять коррекцию входной последовательности в месте, где ошибка результата увеличивается. до величины, близкой к 0,5 дискретности, и без .дополнитель 01082 4ных затрат остается постоянной по всему диапазону линеаризации.Блок добавления и вычитания импульса может быть выполнен согласноавт, св. У 982007 с дифференцирующейцепочкой по входу корректирующегоимпульса,Формула изобретения10 Цифровой линеаризатор, содержащИЙ блок добавления вычитания импульса, вычитающий счетчик, коммута"тор и блок памяти, причем вход линеаризатора соедииен с входом частоты блока добавления и вычитания импульса, выход которого соединенсо счетным входом вычитающего счет"чика, выход младших разрядов которого...

Номер патента: 1518825

Опубликовано: 30.10.1989

Авторы: Криворучка, Пащенко

МПК: G06F 17/10, G06F 7/04

Метки: булевых, вычисления, производных

...Сигналы с выходов 28 28 г, 28 з и28 коммутатора 4 поступают на информационные входы блока 9 памяти.По окончании синхроимпульса эта информация записывается в Р-триггеры и на выходах устройства присутствуют35 величины(ЕгЮ Е ).40Во втором такте информация с выходов устройства поступает на группувходов 16 коммутатора 3. С выводов 23и 23 на адресные входы А 1 й А 2 тех жемультиплексоров поступают сигналы 0и Ь, которые приходят с выходоврегистров 6 и 7 соответственно, В результате на выходах мультиплексоров4, и 4 г коммутатора 4 присутствуютзначения И Ь, М Й,Ь) и И ЬЧ 1 Ь ), 50тождественные (ЕЬ, С ЕЬ,)ИЬЫ ГЬ,) соответственно,На выходах двух других мультиплексоров присутствует информация с 5-хили 6-х (в зависимости от значенияЬг)...

Номер патента: 1532945

Опубликовано: 30.12.1989

Авторы: Дружинин, Куйдин, Макаркин, Миланов

МПК: G06F 1/02, G06F 17/10

Метки: воспроизведения, функций, цифровое

...с тактового входа 3 че мых интерполяционного многочлена,рез элемент И 4, которые передаются с выходов второгоСчетчик 6 формирует адрес следую- блока 14 памяти на входы соответствущего узла интерполяции, ющих блоков 15-19 умножения, БлокиНакапливающий сумматор 11 осущест-19 умножения перемножают коэффицивляет выцитание шага интерполяции из 15 енты слагаемых интерполяционного мнозначения аргумента предыдущего узла гочлена на соответствующие конечныеинтерполяции, Накапливающий сумматор разности и передают их с выходов на12 вычитает конечную разность первого входы сумматора 20.порядка, поступающую с выхода первого Значение функции в опорном узлеблока 13 памяти, выбранную по адресУ, 20 интерполяции поступает на вход...

Номер патента: 1534456

Опубликовано: 07.01.1990

Авторы: Криворучка, Пащенко

МПК: G06F 17/10, G06F 7/00

Метки: булевых, вычисления, производных

...сигналов Ь-Ь 6,если устройство работает в первом режиме, и сигналов Ь 1, 0 , Ь, 0 , Ь , 0 , если устройство работает во втором режиме.,Ь Ь;= ;Ь; О+ ;Ь,.Следовательно, на выходах подблока 4, присутствуют величины оЬОЬф Р 1 ф 1 1 С) Э 1 Р зф 4 1 5 1 4 ( 56 ЬС)( Ь,которые поступают на входы подблока 4 . адресные входи мульт6 7 фиплексо ов 11 иРНа входах 10, и 10 арифметических 11 арифметических ячеек 5 подблока 4 ячеек подблока 4 присутствуют сигна- поступают сигналы , , р у0 Ь . В ез льлы Г Ь, .Г,Ь,; 1 Ь, 9 зЬ,; Г,Ю 1,; тате на выходах 15, и 15 мультиплек-, 4 ь, Гць,; Гбь,+ 1 ь,4 Г О+ соров подблока 4 присутствуют сиг 6; Г 6 Е. Через входы 8, 9, и 9 на налы(К 49 ,)Ь,О+ (гбао ,)Ь И,Ю ,) О+ (й 60+ Е,). лают сигналы Благодаря наличию...

Номер патента: 1541491

Опубликовано: 07.02.1990

Авторы: Аистов, Белый, Бородин, Макеев, Соколовский, Соловьев

МПК: G06F 17/10, G06F 7/00

Метки: гибких, испытаний, стенд, стержней, усталостных

...соответственно осевых и знакопеременных изгибающих нагрузок и пару захватов второго испытуемого стержня, расположенной на одной оаи с первой парой,маг 1 итом закрепленным на выходном :вене механизма для создйпи эьако переменных иэгибающгс нагрузок, связанным с двумя соседними захватя На чертеже приведена схема предлагаемого стенда,ми разных пар и установленным с воэмощностью перемещения в плоскости,параллельной основанию, а механизмдля создания знакопеременных осевых нагрузок вы.олнен в виде двух упругих тяг связанных одними концами с соответ тв ющими крайними захватами разных нар, а другими - с основанием при помощи регулировочкых прокладок.,Составитель А.Ииндияров Редактор В.Петраш техред М.Дидык Корректор ОЦиплеЗаказ 275 Тираж...

Номер патента: 1541629

Опубликовано: 07.02.1990

Авторы: Баканов, Вашкевич, Попов

МПК: G06F 17/10

Метки: функциональный

...момента окончания вычисления. Регистр 9 сдвига имеет один дополнительный младший разряд, Наличиеединицы в этом разряде свицетельст5154 вует о равенстве Н=О, а следователь но, о завершении вычислений, При этом сигнал с младшего разряда регистра 9 сдвига поступает через элемент ИЛИ 26 на триггер 15, устанавливая его .в нулевое состояние. Кроме того, этот сигнал обеспечивает подсуммирование к содержимому сумматора 6 результата, содержащегося в сумматоре 7, т.е. Г=У+ЬУ., На этом вычисление заканчивается, а результат вычисления значения функции 1. снимается с выходов сумматора 6, В противном случае регистр 30 сдвига продолжает работать, и импульс; формируемый на его шестом выходе, поступает на вход сумматора 5, обеспечивая сдвиг его...

Номер патента: 1550531

Опубликовано: 15.03.1990

Авторы: Козлов, Сливин, Трембач, Трубчанинов

МПК: G06F 17/10

Метки: выполнения, конечных, операций, полиномами, полях

...входу 12 устройства на вход третьего разряда первого регистра сдвига 1, Одновременно с этим, по входу14 разрешения записи устройства навход разрешения записи первого регистра 1 сдвига поступает сигнал, разрешающий запись первого операнда,.Для выполнения операции сложенияаналогично осуществляется запись второго полинома и в первом регистресдвига 1 будет получен результат сложения двух полиномов.При выполнении операции умножениявторой полином записывается в разряды второго 2 регистра сдвига, для чего по входу 14 разрешения записи устройства на вход разрешения записивторого регистра 2 сдвига подаетсясигнал, разрешающий запись, а на входе третьего разряда второго регистра2 сдвига подается второй полином. Затем по входу запуска 15...

Номер патента: 1552209

Опубликовано: 23.03.1990

Авторы: Ганичев, Демидов, Петровский, Шубинский

МПК: G06F 17/10

Метки: величины, информации, методической, ошибки, системах

...1 сравнения появляется сигнал 45единичного уровня, определяющий фактнедопустимой величины методическойошибки,Сглаживание осуществляется не спостоянным коэфФициентом А = 0,18, 50заданным на входе 16 устройства, а сизменяющимся в зависимости от соотношения невязки и некоторой заданнойна входе 14 устройства величины попустроба. Соотношение вычисляется с помощью блока 8 деления, на входы кото.рого поступают указанные величины.Результат деления передается на двавыхода блока, причем с первого выхо 09 4да на управляющий вход коммутатора 9поступает только старший разрядс 1 мантиссы результата 0 = О, й,а " ., Д и, где и - принятая разрядность двоичного кода частного. Устройство для контроля величины методической ошибки в системах обработки...

Номер патента: 1564603

Опубликовано: 15.05.1990

Авторы: Виноградов, Комиссарова, Куприянов, Логинская

МПК: G06F 17/10

Метки: информации, нечеткой

...20 адреса, регистр 21 микрокоманд, узел 22 постоянной - памяти, генератор 23 тактовых импуль" сов, первый и второй элементы НЕ 24 и 25, первый и второй элементы И 26 и 27 .и первый и второй коммутаторы 28 и 29,Устройство предназначено для выполнения арифметических операций над нечеткими числами. Под нечетким чис"15646 лом понимается множество А= рА(х)х, где р :х 0,13 - отображение мйожества Х в,единичный отрезок 0,1 - называется функцией принадлежности не 5 четкого множества А, Значенне функции принадлежности рА(х) для элемента х 6.7 С называется степенью принадлежностиИнтерпретацией степени принадлежности ц (х) является, субъективная меГА,ра того, насколько элемент х е Х соответствует понятию, смысл которого Формализуется нечетким...

Номер патента: 1571609

Опубликовано: 15.06.1990

Авторы: Кузо, Помыткина, Самчинский

МПК: G06F 17/10

Метки: вычисления, факториала, числа

...устройство непосредственно реализует процесс накопления в накапливающем сумматоре 2. Количество накоплений будет на единицу меньше значения нечетного числа. "1" с выхода элемента ИЛИ 13 осуществится выключение ре- жима записи для первого вычитающего счетчика 4, включение генератора 1 импульсов, разрешение подачи импульсов с генератора 1 импульсов на вход вычитания первого вычитающего счетчика 4 и на вход накапливающего сумматора 2, А по переднему фронту сигнала на выходе элемента НЕ 17 осуществляется вычитание единицы иэ содержимого второго вычитающего счетчика 5. На- . копление в накапливающем сумматоре 2 произойдет до тех пор пока содержимое первого вычитающего счетчика 4 станет равным двоичному значению единицы, "0" с выхода второго...

Номер патента: 1583939

Опубликовано: 07.08.1990

Авторы: Батюк, Грицык, Кожан

МПК: G06F 17/10, G06F 7/544

Метки: полиномов, умножения

...необходимы для функционирования устройства в фазе сортировки. Фаза множения полиномов осуществляется за а тактов. Фаза сортировки (с использованием той же частоты Г) осуществляется за ш и тактов. Тогда для получения на выходе устройства результирующего полинома необходимо ш+ш и тактов.Для организации работы устройства н конвейерном режиме увеличивают частоту работы в Фазе сортировки в и раз, т.е. Г с = и1. Следовательно, на выходе устройства результирующий полином получают через ш+ш тактов после поступления на нход устройства первой пары коэффициентов полинома Р(х).Предлагаемое устройство обладает увеличенным быстродействием по сравнению с известным, что дает возможность применять его для работы в режиме реального времени. Кроме того,...

Номер патента: 1587538

Опубликовано: 23.08.1990

Авторы: Золотовский, Коробков, Соловьев

МПК: G06F 17/10

Метки: вычисления, полиномов

...Преобразуем его к виду Вычисляем значение ах + аэх, Лон чаков а оррек Заказ 2422 Тираж 568 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,ина, 10 у (а 4 х +ах +а) х +ах+а. 3 2 ои повторяем,вычисления. На устройстве можно также выполнять операциисложения, умножения, возведения вквадрат.Формула изобретения Устройство для вычисления полиномов, содержащее первый регистр первый сумматор, выход которого соединен с информационным входом второго регистра, выход которого соединен с первым входом первого сумматора, второй и третий сумматоры, первый информационный вход которого соединен с входом...

Номер патента: 1594515

Опубликовано: 23.09.1990

Авторы: Галамай, Древняк, Мороз

МПК: G06F 1/02, G06F 17/10

Метки: функциональный, цифровой

...вход 15,формируется на первом инФормационном выходе 11 блока 5 генерации Функции и поступает ца вход первого операнда второй схемы 4 сравнения и на вход адреса записи регистрового запоминающего блока 9. Таким образом, по адресу, установленному на выходе 11, данные с выхода 12 записываются в регистровый запоминающий блок 9, В то же время на входе второго операнда второй схемы 4 сравнения и на входе адреса считывания регистрового запоминающего блока 9 установлены младшиеразряды аргумента. Если код на первоминФормационном выходе 11 становится больше кода, соответствующего младшим разрядам аргумента, срабатывает вторая схема ; сп;:.внения и на вход разрешен.лй с ьлтыьания регистрового запоминающего блока 9 поступает сигнал, раэрешающийл...

Номер патента: 1599867

Опубликовано: 15.10.1990

Авторы: Корнилова, Пащенко

МПК: G06F 17/10

Метки: функциональный

...булевых функций.На чертеже показана структура предлагаемого функционального преобразователя.функциональный прсодержит шины 1 и 2 циональных воэможностей преобразователя. Устройство вычисляет коэффициенты за и тактов. Б первом такте вектор истинности булевой функции параллельно поступает через первый коммутатор на элементы НЕРАВНОЗНАЧНОСТЬи второй коммутатор, которые и осуществляют над каждой парой компонентобрабатываемого вектора линейное помодулю два матричное преобразованиепод управлением постоянных коэффициентов, до начала работы занесенныхв сдвиговые регистры. Получаемыйвектор записывается в триггеры, В по"следующих тактах Функционированиеотличается тем, что на элементы НЕРАВНОЗНАЧНОСТЬ и второй коммутаторпоступает через первый...

Номер патента: 1617445

Опубликовано: 30.12.1990

Авторы: Жабин, Кожевников, Макаров, Ткаченко

МПК: G06F 17/10

Метки: вычисления, многочленов

...значение 4 Ы 1 где Ы. = 2 а, - а, - а - аз в а ааатакже знак К. По положительному перепаду синхросигнала значение,ф 1 записывается в регистр 7. Знаковый разряд О поступает на первый вход элемента И 17, и если О О, на выходе элемента ИЛИ 16 Формируется единичный сигнал, определяющий операцию вычитания сумматору - вычитателю 9. В противном случае на выходе элемента ИЛИ 16 присутствует 0 и сумматор-вычитатель 9 выполняет операцию суммирования. Так как в счет. чике 15 записана "1", то на выход коммутатора передается нулевая информация с входа 4.2. На выходе сумматора 6 формируется значение,пД. а на выходах квадратора 8 - К . По отрицательному перепаду синхросигнала в регистре 1 О фиксируется информа 50 ция (-Р(х)+ О). Кроме тсго,...

Номер патента: 1661759

Опубликовано: 07.07.1991

Автор: Ковалив

МПК: G06F 17/10, G06F 7/52

Метки: конечными, многочлена, модулю, неприводимого, полиномов, полями, умножения

...нулю ре 166175935 зультата умножения на нуль, либо результату деления нуля на ненулевойэлемент поля СР (2 ) соответственно,йЕсли в щ-разрядный регистр 1 за 5несены коэффициенты полинома не равного ни нулю, ни единице поля СР(2 )а в щ-разрядный регистр 2 - коэффициенты полинома не равного нулю,то устройство умножения и деленияПолиномов над конечными полямиСР(2 ) перходит на второй шаг своей работы.При этом на выходах дешифрато"ров б и 7 нуля и дешифратора 8сформированы сигналы логического нуля, Значит, на выходе элемента И.11,являющимся выходом 19 неопределенности результата устройства, и выхо 1де элемента ИЛИ 14 формируются сиг"налы логического нуля, по которомузакрывается элемент И 12, а такжеобеспечивается возможность установки в...

Номер патента: 1661789

Опубликовано: 07.07.1991

Авторы: Башаръяр, Сафьянников

МПК: G06F 17/10

Метки: аппроксимации, функций

...5 сравнения на этом периоде ШИМ-сигнала, непрерывно проходя через элемент И 4, поступает на суммирующий вход второго счетчика 2 и делает его содержимое отличным от нуля.При следующем периоде ШИМ-сигнала на прямом выходе триггера 16 восстанавливается логический "0", а на инверсном - логическая "1". Тогда на входах второго 4 и третьего 19 элементов И восстанавливается соответственно логические "0" и "1", Кроме того, на управляющем входе коммутатора 15 также восстанавливается логическая "1", которая обуславливает подачу выходного кода Йу на вход первого двоичного умножителя 6, При этом с помощью первого элемента. 2 И-ИЛИ 8 на второй вход первого элемента И 3 и на вход элемента 2 И-ИЛИ 9 подается ШИМ-сигнал О=(1- О), а на другой его вход...