Цифровой функциональный преобразователь

О П И С А Н И Е (и)960837ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДВТЮЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 18.02,81 (2 ) 3251906/18-24с присоединением заявки ЭЙоо делам нэабретеннй и открытиЯДата опубликования описания 26.09.82) Заявит иневскии завод счетных машин им, 50 летияом элемента И, подключе ходом к выходу генерато ыходом - к сигнальному ым вход торым в с перного ьсов, а в управляе ычитани й входо тчика, в пул ого делителя частот в кодов соединен второй с выходами реверсив ходами кода разности упп счИзобретение относится к автоматикеи вычислительной технике, в частности кустройствам кусочно-линейной аппроксимации, н может быть использовано в гибридных вычислительных системах,Известно устройство для функционального преобразования цифровых сигналов,содержащее реверсивный счетчик, регистр,дешифратор, блок памяти, генератор, элемент И, управляемый делитель частотыи блок вычитания 11,1 оНедостатками устройства являются пониженные точность и надежность работы.Наиболее близким к предлагаемому является устройство для функциональногопреобразования цифровых сигналов, содер 15жвшее реверсивный счетчик, выходы которого являются выходами устройства, ирегистр, соединенный информационнымивходами с шиной ввода аргумента, а выходами - с входами дешифратора, подключенного выходами через блок памяти кпервой группе входов блока вычитаниякодов, выход обнуления которого соединен управляюшими входами управляемого делителя частоты, выходом знака разности - с выходом управления реверсом реверсивного счетчика, а выходом обнуления - с управляющим входом регистра и с входом стробирования управляемого делителя частоты, подключенного выходом к счетному входу реверсивного счетчика2Недостатком известного устройства является необходимость ограничения крутизны входного сигнала, обусловленная тем, что при превышении определенной крутизны входного сигнала происходит не линейная интерполяция, соответствующая выбранному 1-му интервалу аппроксимации, а линейная, соответствуюшая разности между значениями кодов, соответствую3 96083 .ших 4-й по состоянию реверсивного счетчика и ( (+ К)-Й по значению из блока памяти точек (лричем К 7 1).Целью изобретения является расширение класса решаемых задач за счет возможности воспроизведения функциональных зависимостей с произвольной крутизной.Поставленная цель достигается тем, что в цифровой функциональный преобразователь, содержащий генератор импульсов,р элемент И, управляемый делитель частоты, реверсивный счетчик, блок вычитания, блок памяти, входной регистр и дешифратор, вход которого соединен с выходом входного регистра, информационный вход кото- д рого соединен с входом аргумента преобразователя, управляющий вход входного регистра соединен с выходом обнуления . блока вычитания, первым входом элемента И и входом стробирования управляемогоделителя частоты, управляющий вход которого соединен с кодовым выходом блока вычитания, информационный вход и выход которого соединены соответственно с выходом элемента И и счетным входом реверсивного счетчика, выход которого соединен с выходом преобразователя и первым входом блока вычитания, выход генератора импульсов соединен с вторым .входом элемента И, выход знака блока вычитания соединен с входом управления реверсом реверсивного счетчика, дополнительно введены три промежуточных регистра, группа элементов И, группаэлементов ИЛИ, группа формирователей импульсов, элемент ИЛИ, элемент задержки, элемент НЕ и сумматор, первый вход которого соединен с выходом дешифратора и первыми входами элементов И группы, вторые входы которых подключены к выхсду элемента НЕ и управляющему входу первого проме 40 жуточного регистра, информационный вход которого соединен с выходом блока памяти и информационным входом второго промежуточного регистра, выход и управляющий вход которого соединены соответственно с установочным входом .реверсивного счетчика и выходом элемента задержки, вход которого соединен с выходом элемента ИЛИ и вторым входом сумматора, входы элемента ИЛИ соединены с выхо- ф дами формирователей группы, входы которых соединены с выходом разрядов, начиная со второго, входного регистра, выход элемента задержки соединен с входом элемента НЕ и управляющим входом третьего 5 промежуточного регистра, информационный вход и выход которого соединены соответственно с выходом сумматора и пер 7 4выми входами элементов ИЛИ группы, вторые входы и выходы которых соединены соответственно с выходами элементов И группы и входом блока памяти, выход первого промежуточного регистра соединен с вторым входом блока вычитания,На чертеже представлена блок-схема цифрового функционального преобразователя.Устройство содержит .реверсивный счетчик 1, входнбй регистр 2, информационный вход 3 входного регистра 2, дешифратор 4, элемент И 5, генератор 6 импульсов, управляемый делитель 7 частоты, блок 8 вычитания, промежуточный регистр 9, выход 10 обнуления блока 8 вычитания, выход 11 знака разности блока Я вычитания, кодовый выход 12 блока 8 вычитания, группу элементов И 13,сумматор 14, промежуточный регистр 15, группу элементов ИЛИ 16, блок 17 памяти, промежуточный регистр 18, группу формирователей 19 импульсов, элемент ИЛИ 20, элемент 21 задержки и элемент НЕ 22.Устройство работает следующим образом.В блок 17 памяти заносятся ординаты узловых точек функции преобразования ЯЦ), причем в первую ячейку заносится нулевой код 1(о), во вторую (Ц) и т.д, Значения .кодов аргумента, поступающие на входной регистр 2, преобразуются дешифратором 4 в код адреса, по которому в блоке 17 памяти находится код соответствующего значения функции преобразования. С помощью блока 8 вычитания и делителя 7 частоты автоматически устанавливается коэффициент наклона аппроксимирующих отрезков.Группа формирователей 19 соединена с ( К - 1) выходами старших разрядов входного регистра 2 и предназначена для образования одиночных импульсов положительной полярности при изменении кода в любом разряде.В исходном состоянии реверсивный счетчик 1 и регистры 2, 9, 15 и 18 установлены в ноль, ц нулевой код с выхода регистра 2 поступает на входы дешифратора 4. Таким образом, нулевой код из первой ячейки блока 17 памяти поступает через регистр 9 на вход блока 8 вычитания, который вырабатывает разность кодов поступающих с выхода блока 17 памяти и счетчика 1, Передний фронт сигнала сравнения с выхода 10 обнуления блока 8 поступает на управляющий вход регистра 2, разрешая передачу кода сле5 9608дующего значения аргумента из регистрана дешифратор 4, на первый вход элемента И 5, закрывая его на время установкикоэффициента деления, на вход стробирования делителя. 7 частоты, разрешая установку коэффициента.При малой крутизне входного сигналана первом участке на выходах регистра 2изменится только код младшего разряда,и формирователи 19 не выработают им Опульса положительной полярности. В результате регистры 15 и 18 заблокированы сигналом низкого уровня, а на управляющий вход регистра 9 и входы группыэлементов И 13 с выхода элемента НЕ 1 з22 поступает разрешающий сигнал высокого уровня, Дешифратор 4 осуществляетвыборку адреса соответствующего значения функции ,), которое поступает изблока 17 памяти через регистр 9 на вхоады блока 8, формирующего разность кодовЕ(Х 1) и 1(Хо), поступающую на управляющие входы делителя 7 частоты, в которомустанавливается соответствующий коэффициент деления. После поступления навход блока 8 кода значения функции 1 (Х 1)на выходе 10 блока 8 вырабатываетсязадний фронт сигнала сравнения, задержанный на время, необходимое для установки коэффициента деления делителя 7 час- Зйтоты.По заднему фронту сигнала сравненияоткрывается элемент И 5, и импульсы свыхода генератора 6 поступают нв счетный вход реверсивного счетчика 1, Таким35образом, происходит линейная интерполяция функции нв выбранном интервале аппроксимации, причем частота импульсов с выхода генератора 6, поступающая на счетчик1, определяется коэффициентом деленияделителя 7, Выходной код счетчика 1при необходимости может быть преобразован в аналоговый сигнал соответствующим цифро-аналоговым преобразователем,При совпадении кода счетчика 1 и кода (Х 1)на выходе 10 обнуления блока 815формируется очередной импульсный сигнал,по которому элемент И 5 закрывается, ивыдается разрешение на передачу иэ регистра 2 в дешифратор 4 кода следующегозначения аргумента,При большой крутизне входного сигнала, т. е, при переходе с 1 -го участкааппроксимации к (1 + К)-му (причем К 71),поступившее на входы регистра 2 первоезначение аргумента через дешифратор 4 ффпо разрешающему высокому уровню навторых входах группы элементов И 13осуществляет выборку адреса, соответст 37 Ьвующего значению функции 1(Х ), кото 1 НСрое поступает из блока 17 памяти через регистр 9 на вход блока 8.Кроме .того, нв К выходах регистра 2 происходит изменение кода, что приводит к появлению одиночных импульсов на выходах группы формирователей 19, и нв выходе первого элемента ИЛИ 20 появляется импульс положительной полярности. По данному импульсу в сумматоре 14 из кода адреса, поступающего с выхода дешифрвтора 4, вычитается единица младшего разряда и, таким образом, формируется адрес, соот ветствуюший значению функции 1(Х; ). По задержанному нв время, необходимое для передачи кода(Х)иэ блока.17 памяти в блок 8, линией 21 задержки положительному импульсу разрешается передача адреса, соответствующего значению функции с сумматора 14, через регистр 15 в блок 17 памяти и запись кода УХ )иэ блока 17 через регистр 18 в счетчик 1.Таким образом, в блоке 8 формируется разность кодов 1(Х,ц) и Я(Х 1 ), поступающая нв управляющие входы делителя 7 и устанавливающая коэффициент деления на данном участке аппроксимации, По заднему фронту сигнала сравнения с выхода 10 блока 8 элемент И 5 открывается, и начинается линейная интерпо линия данного участка функции.На последующих участках аппроксимации устройство работает аналогично,При изменении знака крутизны функции в узловых точках разность кодов 1 (Х; ) и х(Х)изменяет знак, и признак знака крутизны с выхода 11 блока 8 управляет реверсом счетчика 1.Таким образом, предложенное устройство по сравнению с известным позволяет расширить класс решаемых задач за счет преобразования функций, начинающихся не с нуля, и функций с произвольной крутизной.формула изобретенияЦифровой функциональный преобразователь, содержащий генератор импульов, элемент И, управляемый делитель частоты, реверсивный счетчик, блок вычитания, блок памяти, входной регистр и дешифратор, вход которого соединен с выходом входного регистра, информационный вход которого соединен с входом аргумента преобразователя, управляющий вход входного регистра соединен с выходом обнуИсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР684552, кл. 606 Р 15/31, 1977. 2, Авторское свидетельство СССР по заявке2855014/18-24,кл. Ц 06 Г 15/31, 18,12.79 (прототип).96083 ления блока вычитания, первым входом элемента И и входом стробирования управляемого делителя частоты, управляющий вход которого соединен с кодовым выходом блока вычитания, информационный вход и выход которого соединены соответственно с выходом элемента И и счетным входом реверсивного счетчика, выход которого соединен с выходом преобразователя и первым входом блока вы 10 читания, выход генератора импульсов соединен с вторым входом элемента И, выход знака блока вычитания соединен с входом управления реверсом реверсивного счетчика, отличающийся тем, д что, с целью расширения класса решаемых задач за счет возможности воспроизведения функциональных зависимостей с произвольной крутизной, в него введены три промежуточных регистра, группа элементов И, группа элементов ИЛИ, группа формирователей импульсов, элемент ИЛИ, эле мент задержки, элемент НЕ и сумматор, первый вход которого соединен с выходом дешифратора и первыми входами элементов ц И группы, вторые входы которых.подключены к выходу элемента НЕ и управляющему входу первого промежуточного регистра, информационный вход которого соединен с выходом блока памяти и информационным входом второго промежуточногорегистра, выход и управляющий вход которого соединены соответственно с установочным входом реверсивного счетчика ивыходом элемента задержки, вход которого соединен с выходом элемента ИЛИ ивторым входом сумматора, входы элемента ИЛИ соединены с выходами формирователей группы, входы которых соединеныс выходом разрядов, начиная со второго,входного регистра, выход элемента задержки соединен с входом элемента НЕ и управляющим входом третьего промежуточного регистра, информационный вход и выход которого соединены соответственнос выходомсумматора и первыми входамиэлементов ИЛИ группы, вторые входы ивыходы которых соединены соответственнос выходами элементов И группы и входомблока памяти, выход первого промежуточного регистра соединен с вторым входомблока вычитания.